SU888165A1 - Устройство дл временного сжати входного сигнала - Google Patents

Description

Изобретение относитс  к автоматике и вычислительной технике и предназначено дл  согласовани  полосы входного сигнала с полосой пропускани  анализирующей и измерительной аппаратуры. Известно устройство дл  временног сжати  сигналов, содержащее несколько петель накоплени  с коммутатором и рециркул ционную линию задержки в каждой петле, используемую в качеств запоминающего «устройства, сумматор, выход которого  вл етс  выходом устройства , блок управлени , выходы эле ментов запоминани  уровн  напр жени  и вход коммутатора первой петли нако лени  объединены и образуют входную шину устройства 1. Известное устройство не может быт использовано дл  измерени  характеристик периодических сигналов, так как не осуществл ет выделение перио да входного сигнала. Известное устройство автоматически не определ ет оптимальное число фиксируемых точек за один период входного сигнала и, следовательно, в широком диапазоне частот измен юща с  погрешность аппроксимации входного сигнала может оказатьс  выше допустимой. Это сужа ет частотный диапазон сжимаемых входных сигналов, что  вл етс  недостатком известного устройства. Наиболее близким решением по технической сущности к изобретению  вл етс  устройство дл  временного сжати  входного сигнала , содержащее блоки управлени  и блок пам ти/ выполненные с применением магнитострикционных линий задержки, причем входы магнитострикционных линий задержки блоков пам ти соединены с помощью магнитострикционных линий задержки блока управлени  с выходами преобразовател  аналог-код, а выходы соединены с входом преобразовател  коданалог 2 . Недостаток известного устройства заключаетс  в том, что оно не может быть использовано дл  измерени  характеристик периодических сигналов, так как оно не осуществл ет выделение периода входного сигнала. При сжатии периодических сигналов тим устройством, измен етс  погрешность аппроксимации входного сигнала в зависимости от его частотного диапазона . Это сужает область применени  устройства.

Целью изобретени   вл етс  расширение области применени  устройств

Эта цель достигаетс  тем., что в устройство дл  временного сжати  входного сжгнала, содержащее преобразователь аналог-код, информацион ый вход Которого соединен с входом устройства, выход - с информационным входом оперативного запоминающего блока, выход которого соединен с информационным входом преобразовател  код-аналог, управл ющий вход которого соединен с первым выходом блока управлени , а выход - с выходом устройства , введены блок умножени  частоты , блок адресации и блок определени  периода входного сигнала, вход которого подключен к входу устройств первый выход соединен с первым входо блока умножени  частоты, второй выход - с первым входом блока адресации и первым входом блока управлени  второй, третий, четвертый, п тый и шестой выходы которого соединены соответственно с вторым и третьим вхдами блока адресации, вторым, третьи и четвертым входами блока умножени  частоты, первый выход блока -умножени  частоты соединен с управл ющим входом преобразовател  аналог-код и четвертым входом блока адресации, выход которого соединен с управл ющим входом оперативного запоминающего блока, второй выход блока умножени  частоты соединен с вторым входом блока управлени , кроме того, блок умножени  частоты выполнен на делителе частоты,, И, счетчйке KMny.T btojB, управл )щем счетчике и дешифратореj выход которого соединен с nepBfJM входом элемента И, выход которого через последовательно соединенные счетчик импульсов и управл гоищй счетчик соединен с первым входом деинфратора, второй вход которого соединен с первым выходом делител  частоты, выход дешифратора и второй выход делител  частоты соединены сочотнетственно с первыМ и вторым выходами блока умножени  частоты первый, второй, третий и четвертыйвходы которого соединены соответствено с вторым и третьим входами элемента И, входом делител  частоты и третькм входом дешифратора, кроме того, блок адресации выполнен .на регистре записи, элементе сравнени , элементах ИЛИ и счетчике, выход.которого соединен с первыми вicoдaми элемента сравнени  и регистра записи, выход которого соединен с вторым, входом элемента сравнени , выход элемента сравнени  соединен с первым входом первого элемента .ИЛИ, выход которого

.соединен с первым входом счетчик.а, выход которого соединен с выходом блока адресации, первый и второй, третий и четвертый входы блока адресации соединены .соответственно с

ервымвходом второго элемента ИЛИ объединенными вторыми входами лементов ИЛИ, вторЕлм и третьим ходами счетчика.

На чертеже представлена блок-схеа предлагаемого устройства.

Устройство содержит преобразователь 1: аналог-код, оперативный запоминающий блок 2, преобразователь 3 код-аналог, блок 4определени  периода входного сигнала, блок 5 умножени  частоты, блок б адресации, блок 7 управлени .

Блок 5 выполнен на элементе И 8, счетчике 9 импульсов, управл ющем счетчике 10, делителе 11, дешифраторе 12.

Блок б выполнен на счетчике 13, элементе 14 сравнени , регистре 15 записи, элементах ИЛИ 16, 17.

Предлагаемое устройство работает следующим образом.

Входной периодический сигнал поступает на вход преобразовател  1 аналог-код и блок 4. В блоке 4 фиксируетс  уровень, например нулевое значение , с которым сравниваетс  входной сигнал. Три пересечени  зафиксированного уровн  входнвлм сигналом опрелед ют период входного сигнала.

Claims (3)

1. После запуска устройства иСброса всех его блоков первый и второй выходы блока 5 заперты сигналами блока 7. Импульс начала периода входного сигнала с второго выхода блока 4 подаетс  на первый вход.блойа 7, с четвертого выхода которого тактова  частота поступает на третий вход умножител  5. С первого выхода блока 4 на первый вход блока 5 подаетс  импульс , по длительности равный периоду входного сигнала. Начинаетс  автоматическое определение тактовой частоты запуска преобразовател  1 аналог-код и Осуществл етс  выделение периода входного сигнала. Блок 5 формирует частоту запуска преобразовател  1 таким образом, что независимо от частоты входного сигнала его период делитс  на посто нное число. Формирование частоты запуска преобразовател  .1 заканчиваетс  с приходом на первый вход блока 5 и на первый вход блока 7 сигналов конца периода входного сигнала (начала следующего периода), На следующем периоде входного сигнала блока 7 с шестого выхода подаетс  разрешающий сигнал на четвертый вход блока Бис третьего выхода. - запрещающий сигнал на вход блока 5. При этом с. первого выхода блока 5 на управл ющий вход преобра- . зовател  1 подаютс  импульсы запуска , которые поступают также на четвертый вход блока б. Импульсы запуска преобразовател  1 формируют в блоке 6 коды адресов, которые п-одаютс  с его выхода в блок 2. В блок 2 записываютс  коды ординат входного сигнала в течение второго из рассматриваемы периодов сигнала. Адреса ординат си нала формируютс  блоком 6 до момента , когда на третьем входе блока 5 .блоком 7 снимаетс  разрешающий сигн по окончании второго периода входного сигнала. После окончани  второго рассматриваемого периода входного сигнала прекращаетс  запуск преобразовател  1 и в блоке 2 накоплено ординат входного сигнала, относ щихс  к одному периоду. Далее следует процесс воспроизведени  периодического сжатого сигнала. После окончани  вто рого рассматриваемого периода входного сигнала блок 7, кроме того, подает разрешающий потенциал на управл ющий вход блока 3 и с третьего вхо да на третий вход блока 6 подает так товую частоту, с которой формируютс  адреса считывани  в блоке 6. Адреса считывани  из блока 6 поступают на вход блока 2. Тактова  частота считывани  поступает на второй вход блока 7 с второго выхода блока 5. Считывание информации в блоке 2 происходит без разрушени  циклически период за периодом. Считывае1 о ге коды ординат сигнала поступают на вход преобразовател  3, на выходе которого формируетс  периодический сжатый сигнал, с завис щей от количества ординат погрешностью аппроксимации , характеристики которого могут быть измерены. Такой процесс будет происходить до прихода следующего импульса запус ка в блок 7, при котором все изложен тле процессц в устройстве повтор ютс В предлагаемом устройстве за счет введени  блоков 4, 5 и б по вилась возможность использовать устройство дл  сжати  входных сигналов дл  измерительных целей, измер ть р д характеристик периодических сигналов. Блок 5 работает следующим образом На первый и второй входы блока 5 приход т разрешающие потенциалы, которые поступают на входы элемента И причем на первый вход блока 5 приходит разрешающий потенциал на врем  одного периода входного сигнала. На второй вход блока 5 приходит тактова частота, котора  поступает на делитель И. Все частоты, формируемые делителем 11, подаютс на входы дешифратора 12, а бдна из частот с первого выхода блока 5 используетс  как тактова  при считывании информации из блока 2. Дешифратор 12 построен так, что после сброса всех триггеров устройства на его выходе (на первом выходе блока 5) формируетс  максимально возможна  частота, котора  подаетс  также на третий вхо элемента И 8. После подачи импульса начала периода .входного сигнала на вход элемента И 8 максимальна  часто та поступает через дешифратор 12 на вход счетчика 9, Максимальное число импульсов, которое может подсчитать счетчик 9, равно 2 п. Как только число в счетчике 9 достигает значени  2п, счетчик 9 передает импульс в счетчик 10,. а в счетчике 9 записываетс  число п .Счетчик 10 управл ет работой дешифратора 12. Получив единицу и изменив свой код, счетчик 10 переключает частоту на выходе дешифратора 12 на более низкую. Такой процесс происходит до окончани  импульса длительности периода входного сигнала, подаваемого на первый вход блока 5 - на элемент И 8. Частоты от максимальной до минимально возможной на выходе дешифратора 12 рассчитаны на возможный диапазон длительностей периодов входного сигнала. При этом счетчик 9 регулирует число точек на периоде входного сигнала в пределах до 2 п при соответствующей частоте на выходе дешифратора 12. Блок б работает следующим образом. На первом цикле работы устройства на первом выходе блока 5 устанавливаетс  соответствующа  частота запуска преобразовател  1, котора  гарантирует получение на периоде входного сигнала от п до 2 п ординат. Перед началом последующего периода входного сигнала блок 7 подает на входы элементов ИЛИ 16 и 17 сигнал, который поступает с них на счетчик 13, как сигнал сброса и, как сигнал записи нулевого кода , в регистр 15. Далее на четвертый вход блока 6 поступают сигналы запуска преобразовател  1, которые счетчиком 13 подсчитываютс . Коды счетчика 13 при его счете образуют коды адреса дл  блока 2. В соответствии с этими адресами в -блоке 2 фиксируютс  от п до 2 п ординат входного сигнала. Импульс конца второго периода .входного сигнала поступает на второй вход блока б и подаетс  на первый вход элемента ИЛИ 17, а с его выхода - на шину записи регистра 15. На входы регистра 15 в этот момент подаетс  код максимального числа ординат (код последней ординаты, который из счетчика 13 перезаписываетс  в регистр| 15) . После записи этого кода срабатывает элемент 14 и своим выходным сигналом через элемент ИЛИ 16 сбрас ывает счетчик 13 в.нуль. Блок 7 сигналом с п того выхода запирает дешифратор 12. На третий вход блока 6 поступает выбранна  тактова  частота сжати  входного сигнала. Снова формируютс  счетчиком 13 коды адресов ординат сигнала , максимальный код которых записан в регистре 15. При достижении счетчиком 13 кода, записанного в регистре 15, на вход преобразовател  3 последовательно будут поданы все записанные в устройство 2 коды ординат эа один период входного сигнала. Из блока 2 коды считываютс  без paspyiue ни  информации. Как только код счетчика 13 станет равным коду регистра 15, срабатывает элемент 14- и сбра сывает датчик 13 в нуль. Так как на вход счетчика 13 с третьего входа блока 6 продолжают поступать счетные импульсы, процесс вывода информации из блока 2 продолжаетс . Такой проце продолжаетс  циклически,период эа пе риодом,до следующего запуска устройства , при котором произойдет сброс регистра 15. Формула изобретени  1. Устройство дл  временного сжати  входного сигнала, содержащее преобразователь аналог-код, информационный вход которого соединен с вхо дом устройства, выход - с информационным входом оперативного запоминающего блока, выход которого соединен с информационным входом преобразовател  код-аналог, управл ющий вход которого соединен с первым.выходом блока управлени , а выход - с выходом устройства, отличающее с   тем, что, с целью расширени  области применени  устройства, в нег введены блок умножени  частоты, блок адресации и блок определени  периода входного сигнала, вход которого подключен к входу устройства, первый выход соединен с первым входом блока умножени  частоты, второй выход с первым вхфдом блока адресации и первым входом блока управлени , второй , третий, четвертый, п тый и шестой выходы которого соединены соответственно с вторым и третьим вкодами блока адресации, вторым, третьим и четвертым входами блока умножени  частоты, первый выход блока ум ножени  частоты соединен с управл ющим входом преобразовател  аналог-ко и четвертым входом блока адресации-, выход которого соединен с управл ющим входом оперативного запоминающег блока, второй выход блока умножени  частоты соединен с вторим входом блока управлени .
2. 2.Устройство ПОП.1, отлича ю щ е .а с   тем, что блок умножени  частоты выполнен на делителе частоты , элементе И, счетчике импульсов, управл ющем счетчике и дешифраторе, выход которого соединен с первым рходом элемента И, выход которого через последовательно соединенные счетчик импульсов и управл ющий счетчик соединен с первым входом дешифратора , второй вход которого соединен с первым выходом делител  час.оты , выход дешифратора и второй выход делител  частоты соединены соответственно с первым и вторым выходами блока умножени  частоты, первый, второй , третий и четвертый входы которого соединены соответственно с вторым и третьим входами элемента И, входом делител  частоты и третьим входом дешифратора.
3. 3.Устройство по п.1,о т л и ч а ю щ е е с   тем, что блок адресации выполнен на регистре записи, элементе сравнени , элементах ИЛИ и счетчике , выход которого соединён с первыми входами элемента сравнени  и регистра записи/ выход которого соединен с вторым входом элемента сравнени ,, выход элемента сравнени  соединен с первым входом первого элемента ИЛИ, выход которого соединен с первым входом счетчика, выход которого соединен с выходом бГлока адресации , первый и второй-, третий и четвертый входы блока адресации соединены соответственно с первым входом второго элемента ИЛИ и объединенными вторыми входами элементов ИЛИ, вторым и третьим входами счетчика. Источники информации, прин тые во внимание при экспертизе 1,Авторское свидетельство СССР № 617827,. кл. Н 03 К 5/159, 1977. 2,Авторское св11дэтельство СССР № 253456, кл. G 06 j 01/62, 1968 (прототип).