Claims (2)
УЗЛОВ входу устройства сравнени , выходного формировател , вход которого подключен ко второму входу устройства сравнени , а выход - через переключатель ко входу входного формировател и к соответствующему контакту провер емого узла. Управл ющие входы всех устройств сравнени объединены и подключены к входу формн ровател строб-импульса. Первые входы элементов И подключены к входу формировател входного воздействи , а второй вход устройства записи и вход первого элемента задержки соединены с управл ющим входом устройства дл контрол уэг лов ЭВМ. Недостатком этого устройства вл етс то, что в случае необходимости каналов с импульсными воздействи ми на потенциальные и наоборот оно имеет низкое быстродействие, св занное с необходимостью установки переключателей. Целью изобретени вл етс повышение быстродействи . 8 Поставленна цель достигаетс тем, что в устройство Ш1Я контрол логических узлов, содержащее блок пам ти, блок записи, регистр теста, два элемента задержки , формирователь входного воздействи , формирователь стробировани , группу чеек, кажда из которых содержит элемент И, переключатель, элемент сравнени , входной формирователь, выходной формирователь, причем выход блока пам ти соединен с информационным входом блока записи, управл ющий вход которого соединен со входом первого элемента задержки и вл етс информационным вхо1дом устройства, выход первого элемента 1 задержки соединен со входом формировател входного воздействи , выход которого соединен со входом второго элемента задержки и с первым управл ющим входом каждого элемента И, выход второго элемента задержки соединен со входом формировател стробировани , выход кото рого соединен с управл ющим входом элемента сравнени ка шой чейки, ВЫЙ информационный вход которого сое- дртен соответственно с выходом выходного формировател , а второй информационный вход каждого элемента сравнени соединен с выходом входного формировател той же чейки, вход которого соеди нен с соответствующим контактом провер емого узла и с выходным контактом переключател той же чейки, входной контакт которого соединен с выходом вы ходного формировател то; же чейки/, выход блока записи соединен со входом регистра теста, управл ющие выходы которого соединены соответственно со вторыми управл ющими входами каждого эле мента И, в каждую чейку введен элемен сложени по модулю два, первый вход которого соединен с выходом элемента И, второй вход - с информационным -выходом регистра теста, а выход элемента с входом выходного формировател . Функциональна схема устройства дл контрол логических узлов и провер емый узел 1 показаны на чертеже. Устройство дл контрол логических узлов содержит блок пам ти 2, регистр теста 3, блок записи 4, элемент задерж; ки 5, формирователь входного воздействи 6, элемент задержки 7 и формирователь стробировани 8. Устройство содержит также чейки 9 по числу разр дов, кажда из которых состоит из элемента сравнени 10,- переключател 11, выходного формировател 12, входного форми7 ровател 13, элемента И 14 и элемента сложени по модулю два 15. Устройство работает следующим образом . Провер емый узел 1 имеет И контактов , каждый из которых может быть входным или выходным, что фиксируетс соответствено замкнутым или разомкнутым положением переключател 11. На каждый контакт может быть подана информаци потенциальна или импульсна . По сигналу управлени с входа 16 устройства тестова информаци из блока пам ти 2 через блок записи 4 поступает в регистр теста 3. Каждый канал регистра теста 3 имеет два разр да, первый из которых вл етс информационным, второй - управл ющим . Управл ющий разр д определ ет, какой сигнал будет подан на вход провер емого узла в данном тесте. Логическа единица соответствует импульсному сигналу, логический нуль - потенциальному. Логический нуль должен присутствовать на всех управл ющих разр дах теста, соответствующих выходам логического устройства и незадействованным контактам. Информационный разр д задает логи-. ческий уровень, подаваемый на вход провер емого узла, если данный контакт этого узла, потенциальный, импульс, если контакт импульсный и эталонную информацию , если контакт выходной. Если на выходе информационного разр да - логический нуль, то пол рность импульса на выходе элемента сложени по модулю два совпадает с пол рностью входного импульса, если на выходе разр да - логическа единица, то пол рность импульса на выходе элемента сложени по модулю два инверсна входному импульсу . Логические сигналы с информационных разр дов регистра теста- 3 через элемент сложени по модулю два поступают на выходь формировател 12 и элемента сравнени 10. Если переключатель 11 разомкнут, то на второй вход элемента сравнени 10 поступает логический.уровень с выхода провер емого узла. Если переключатель 11 замкнут, то через формирователь 12 сформированный логический уровень поступает на вход провер емого узла и через формирователь 13 на второй вход схемы сравнени 10. Через промежуток времени , определ емый элементом задержки 5, формирователь входных воздействий 6 фор58 мирует на входах элемента И 14 импульс который проходит лишь через те элементы И 14, на управл ющем входе которого логическа единица. Далее импульс посту пает на вход элемента сложени по модулю два, и затем импульс необходимой пол рности с выхода элемента 15 поступает через формирователь 12 и переключатель 11 на вход провер емого узла. Сигнал с выхода формировател 6 через эле- мент задержки 7 поступает также на формирователь 8, импульс с выхода которого поступает на входы элементов сравнени 10, контролиру состо ние выходов в опр деленный момент времени внутри интервала подачи тестов. Длительность стробирующих импульсов меньше, чем длительность импульсов вход ных воздействий. Это позвол ет повысить быстродействне в случае необходимости смены каналов с импульсными сигналами на потенциальные и наоборот, что достигаетс за счет программного управлени режимом работы каналов и пол рностью импульсов. Формула изобрет е н и Устройство дл контрол логических узлов, содержащее блок пам ти, блок записи, регистр теста, два элемента задержки , формирователь входного воздействи , формирователь стробировани , груп пу чеек, кажда из которых содержит элемент И, переключатель, элемент, сравнени , входной формирователь, выходной формирователь, причем выход блока пам ти соединен с информационным входом блока записи, управл ющий вход которого соединен со входом первого элемента за74 держки и вл етс управл ющим входом устройства, выход первого элемента задержки соединен со входом формировател входного воздействи , выход которого соединен со входом второго элемента задержки и с первым управл ющим входом каждого элемента И, выход второго элемента задержки соединен со входом формировател стробировани , выход которого соединен с управл ющим входом элемента сравнени каждой чейки, первый информационный вход которого соединен с выходом выходного формировател той же чейки, а второй информационный вход каждого элемента сравнени соединен соответственно с выходом входного формировател той же чейки, вход которого соединен с соответствующим контактом провер емого узла и с выходным контактом переключател той же чейки, входной контакт которого соединен с выходом выходного формировател , выход блока записи соединен с входом регистра теста, управл$пощие- выходы которого соединены соответственно с управл ющими входами каждого элемента И, отличающеес тем, что,о с целью повьшхени быстродействи , в каждую чейку введен элемент сложени по модулю два, перыый вход которого соединен с выходом элемента И, второй вход - с информационным выходом регистра теста, а выход - с входом выходного формировател . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 39О526, кл. G Об F 11/О4, 1973. KNOTS to the input of the comparison device, the output driver, the input of which is connected to the second input of the comparison device, and the output through a switch to the input of the input driver and to the corresponding contact of the tested node. The control inputs of all the comparison devices are combined and connected to the input gate gate pulse generator. The first inputs of the And elements are connected to the input of the input action shaper, and the second input of the recording device and the input of the first delay element are connected to the control input of the device for controlling the computer. A disadvantage of this device is that, if necessary, channels with impulse effects on potential and vice versa, it has a low speed associated with the need to install switches. The aim of the invention is to increase speed. 8 The goal is achieved by the fact that the device includes a logical block containing a memory block, a recording block, a test register, two delay elements, an input driver, a gating driver, a group of cells, each of which contains an AND element, a switch, a comparison element. , the input driver, the output driver, the output of the memory unit is connected to the information input of the recording unit, the control input of which is connected to the input of the first delay element and is an information input The output of the first delay element 1 is connected to the input of the input action generator, the output of which is connected to the input of the second delay element and to the first control input of each element And, the output of the second delay element is connected to the input of the gate generator, the output of which is connected to the control input of the comparison cell of your cell, whose information input is connected to the output of the output shaper, respectively, and the second information input of each comparison element is connected to the output m input formers of the same cell, the input of which Cpd nen checked with corresponding contact emogo node and the output terminal of the same switch cell input terminal coupled to an output you Khodnev the shaper; the same cell /, the output of the recording unit is connected to the input of the test register, the control outputs of which are connected respectively to the second control inputs of each element I, the addition module modulo two is entered into each cell, the first input of which is connected to the output of element I, the second input - with informational - the output of the test register, and the output of the element with the input of the output driver. The functional diagram of the device for controlling logical nodes and the checked node 1 are shown in the drawing. The device for controlling logical nodes contains a memory block 2, a test register 3, a write block 4, a delay element; 5, an input driver 6, a delay element 7, and a gate driver 8. The device also contains cells 9 according to the number of bits, each of which consists of a comparison element 10, - switch 11, output generator 12, input generator 13, and 14 and an addition element modulo two 15. The device operates as follows. The tested node 1 has AND contacts, each of which can be input or output, which is fixed by the corresponding closed or open position of the switch 11. The potential or pulse information can be supplied to each contact. According to the control signal from input 16 of the device, test information from memory 2 through recording block 4 enters test register 3. Each channel of test register 3 has two bits, the first of which is information, the second one is control. The control bit determines which signal will be applied to the input of the tested node in this test. A logical unit corresponds to a pulse signal, a logical zero to a potential one. Logic zero must be present on all control bits of the test, corresponding to the outputs of the logic device and unused contacts. Information bit sets logi-. The cus level applied to the input of the tested node, if the given contact of this node is potential, impulse, if the contact is impulse and reference information, if the contact is output. If the output of the information bit is a logical zero, then the polarity of the pulse at the output of the addition element modulo two coincides with the polarity of the input pulse; if the output of the discharge is a logical one, then the polarity of the pulse at the output of the additive modulo two is inverse to the input impulse. Logical signals from the information bits of the register of test-3 through the addition module modulo two are fed to the output of the imaging unit 12 and the comparing element 10. If the switch 11 is open, then the second input of the comparing element 10 receives a logical level from the output of the tested node. If the switch 11 is closed, then through the shaper 12 the generated logic level is fed to the input of the tested node and through the shaper 13 to the second input of the comparison circuit 10. After a period of time determined by delay element 5, the shaper of input actions 6 forms 58 at the inputs of the And 14 element the impulse that passes only through those elements of AND 14, at the control input of which a logical unit. Next, the impulse is delivered to the input of the addition element modulo two, and then the impulse of the required polarity from the output of the element 15 is fed through the driver 12 and the switch 11 to the input of the tested node. The signal from the output of the imaging unit 6 through the delay element 7 is also fed to the imaging unit 8, the pulse from the output of which is fed to the inputs of the elements of comparison 10, monitors the state of the outputs at a certain time within the test feed interval. The duration of gating pulses is shorter than the duration of the pulses of input actions. This makes it possible to increase the speed in case of the need to change channels with pulsed signals to potential signals and vice versa, which is achieved through program control of the channel operation mode and polarity of pulses. Formula of the Invention A device for controlling logical nodes, comprising a memory block, a recording block, a test register, two delay elements, an input driver, a gate driver, a group of cells, each of which contains an element And, a switch, an element, a comparison, the input driver, the output driver, the output of the memory unit is connected to the information input of the recording unit, the control input of which is connected to the input of the first grip element 74 and is the control input of the device, the output of the first The delay element is connected to the input of the input action generator, the output of which is connected to the input of the second delay element and to the first control input of each element And, the output of the second delay element is connected to the input of the gate driver, the output of which is connected to the control input of the comparison element of each cell, the first information input of which is connected to the output of the output shaper of the same cell, and the second information input of each element of the comparison is connected respectively to the output of the input The same driver of the same cell, the input of which is connected to the corresponding contact of the tested node and the output contact of the switch of the same cell, whose input contact is connected to the output of the output driver, the output of the recording unit is connected to the input of the test register, the control output is connected to with the control inputs of each element AND, characterized in that, for the purpose of improving speed, an addition element modulo two is inserted into each cell, the first input of which is connected to the output of the element AND, Torah input - to the test data output register and output - to the input of the output driver. Sources of information taken into account during the examination 1. USSR author's certificate number 39О526, cl. G About F 11 / O4, 1973.
2.Авторское свидетельство СССР № 656О65, кл. Q 06 F 11/04, 1979 (прототип).2. USSR author's certificate number 656O65, cl. Q 06 F 11/04, 1979 (prototype).