SU886054A1 - Полупроводниковое посто нное запоминающее устройство - Google Patents

Description

(54) ПОЛУПРОВОДНИКОВОЕ ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ

УСТРОЙСТВО

I

Изобретение относитс  к вычислительной технике, в частности к микроэшк- тронным запоминающим устройствам, и может быть использовано в устройствах .обработки цифровой информации пам ти подпрограмм, табличных цанньк, генера тсров символов, преобразователей кодов и др.

Известны подупроводниковые посто нные запоминающие устройства с элементами св зи на диодах tl .

. Наибоше близким к предлагаемому по технической сущности  вл етс  по- дупроводниковое посто нное запоминающее устройство, содержащее накопитель с элементами св зи на диодах, выхоаной блок на диодах, регистр адреса, первый и второй дешифраторы 2J .

Нецостатками этих полупроводниковых посто нных запоминающих устройств  вл ютс  наличие большого числа пассивных компонентов (резисторов), отсутствие возможности подбора параметра качества Pi(rne Р - рассеиваема  мощность, t врем  задержки) и расшифровки кода адреса и необходимость применени  согласующих каскадов по входу и выходу, что приводит к уменьшению быстродействи .

Цель изобретени  - повышение быстродействи  устройства.

Claims (2)

1. Поставленна  цель достигаетс  тем, что подупроводаиковое посто нное запоминающее устройство, содержащее нако10 питель, выходы которого соецинены со входами выхлопного блока, регистр адреса , первые и вторые выходы которого соединены со входами первого и второго Овшифраторов, введены три группы ад15 ресных фор миров ате пай, третий дешифратор и ключ, причем выходы первого йе- шифратора подключены к соответствующим входам адресных формирователей первой группы, выходы которых соедине20 ны с первыми входами третьего дешифратора , вторые входы которого подключены к соответствующим выходам адресных формирователей второй группы, входы ко3S торых подсоединены к третьим выходам регистра адреса, выходы третьего дешифратора соединены с первыми входами накопител , вторые входы KoTiaporo подсоединены к выходам адресного формировагелд третьей группы, входы которых под ключены к выходам второго дешифратора, вход ключа подсоединен к четвертому выходу рагистра адреса, а выходы подсоединены к соответствующим выходам выходного.блока. На чертеже представлена электрическа  схема предлагаемого устройства Полупроводниковое посто нное запоминающее устройство содержит накопител , I, выходы которого соединены со входами выходного блока 2, регистр 3 адгреса , пер.вые и вторые выходы которого соединены со входами первого 4 и второго 5 деши4раторов, причем выходы первого дешифратора 4 подключены к соответствующим входам адресных формирователей первой группы 6, выходы которых соединены с первыми входами третьего дешифратора 7, вторые входы которого подключены к соответствующим выходам адресных формирователей второй группы 8; входы котфых подсоединены к третьим выходам регистра 3 адреса, выходы третьего дешифратора 7 соединены с первыми входами накопител  «1. вт рые входы Которого подсоединены к вь ходам Эфесных, формирователей третьей группы 9, входы которых подключены к выходам второго дешифратора 5, вход ключа 10 подсоединен к четвертому выходу регистра 3 адреса, а выходы ключа 1О подсое пинены К соответствующим выходам выходного блока 2, При этом инжекторы адресных формирователей и выходного блока подключены к одному внешнему выводу, Подупроводниковое посто нное запрм наюшее устройство работает следующим образом В регистр 3 адреса заноситс  код адреса считываемого слова, состо щий из четырех частей. Перва  часть кода адреса е первого выхода регистра 3 адр са обеспечивает подачу сигналов на пер вый дешифратор 4, что приводит к по влению низкого уровн  напр жени  на соответствующем его выходе (на остальны выходах первого дешифратора 4 имеютс  высокие уровни напр жени ). При этом на выходах одноименного адресного формировател  первой группы 6 устанавливаютс  высокие уровни напр жени ,; кото рые поступают на соответствующие пер4 вые вхойы третьего дешифратора 7. Втора  часть код адреса обеспечивает подачу сигналов с третьего выхода регистра 3 адреса на входь адресных формирователей агорой группы 8, что приводит к по влению высокого уровн  напр жени  на выходе одного адресного формировател  второй группы 8 {на выходах остальных аоресньк формирователи второй группы 8 имеютс  низкие уровни напр жени  , В результате воздействи  сигналов с адресных формирователей первой 6 и второй 8 группы .с соответствующих зыходов третьего дешифратора 7 сигналы поступают на одноименные первые входы накопител  I, Треть  часть кода адреса обеспечивает подачу сигналов со второго выхода регистра 3 адреса на вход второго дешифратора 5, которьге поступают на входы адресных формирователей третьей группы 9, Это приводит к заземлению соответствующего второго-входа накопител  1, в то врем  как на остальных вторых входах накопител  I поццерживаютс  высокие уровни напр жени . Четверта  часть кода адреса обеспечивает подачу с четвертого выхода регистра 3 адреса низкого уровн  напр жени  на вход ключа Ю. В результате из накопител  I считываетс  соответствующее слово и на выходах выходного блока 2 по вл ютс  высокие и низкие уровни напр жени , соответствующие считанному слову. В момент завершени  считывани  информации с четвертого выхода perHCipa 3 адреса на вход ключа 10 подаетс  высокий уровень напршкени ,, который отйирает ключ 10 и приводит выходной блок 2 в исходное с6сто5шие Таким образом, предлагаемое устройство по сравнению с известным отличаетс  повь иенным быстродействием, которое обеспечиваетс  введением адресных формироватешй первой, второй, третьей групп 6, 8 и 9, третьего дешифратора 7 и ключа 10. Формула изобретени  Полупроводниковое посто нное запоминающёё устройство, содержащее накопитель, В2 ссоды которого соединены со входами выГодного .блока, регистр адреса, первые и вторые выходы которого соединены со входами первого и второго дешифраторов, отличающеес  тем, что, с целью ПРВЫ588 шени  быстродействи  устройства, оно соцержит три группы адресных формирователей , третий оешифратор и ключ, причем выходы первого дешифратора подключены к со ответетвующим входам ааресньпс формирователей первой группы, выходы которых соединены с первыми входами третьего дешифратора, вторые входы которого подключены к соотвесгвующим выходам адресных формир свате лей второй группы, входы JcoTopHX подсоединены к третьим выходам регистра адреса, выходы третьего дешифратора соединены с первыми входами накопител , вторые входы кото4 рого подсоединены к выходам адресных формирователей третьей группы, ;входы которых подключены к выходам второго дешифратора, вход Ключа подсоединен к четвертому выходу регистра адреса, а выходы ключа пою:оешшены к соответствующим выходам выходного блока. ..Источники информации, прин тые во внимание при экспертизе 1,Брик Б. А. Техника ПЗУ. М., Сов. радио , 1973.
2. 2.Патент США W , кл.:34О-173 SP, опубпик. 1972 (протигг ).