SU883925A1

SU883925A1 - Linear interpolator

Info

Publication number: SU883925A1
Application number: SU802930739A
Authority: SU
Inventors: Валерий Николаевич Коробейников; Александр Филиппович Кургаев
Original assignee: Ордена Ленина Институт Кибернетики Ан Усср
Priority date: 1980-03-03
Filing date: 1980-03-03
Publication date: 1981-11-23

Description

Изобретение относитс к области вычислительной техники и может быть использовано дл воспроизведени функций при вьшоде информации на электронно-лучевые трубки, графопостроители и исполнительные механизмы в управл ющих вычислительных системах . Известно интерполирующее устройст во, содержащее регистр, выход которо го соединен с параллельными цепочками , кажда из которых содержит после довательно соединенные цифроаналоговый преобразователь и интерпол тор Ш. Недостатком этого устройства вл етс низка точность воспроизведени функций, св занна с неточностью работы интерпол торов, с накоплением ошибок интегрировани . Наиболее близким по технической сущности и предлагаемому вл етс линейный интерпол тор с двум аналоговыми запоминакицими устройствами,со держащий регистр, соединенный с параллельными цепочками, в каждой из которых вход цифроаналогового преобразовател соединен с выходом регист ра, а выход соединен с первым входом сумматора, выход которого через ключ соединен со входами аналоговых запоминающих устройств, выходы аналоговых запоминающих устройств через ключи, соединены со входом интегратора; чей выход соединен со вторым входом сумматора . Выход интегратора вл етс выходом цепочки 2. Недостатком устройства вл етс большой объем оборудовани . Цель изобретени - сокращение объема оборудовани . Наставленна цель достигаетс тем, что линейный-интерпол тор, содержащий последовательно соединенные регистр и цифроаналоговый преобразователь , выход которого подключен ко входам каналов, каждый из которых состоит из сумматора, первый вход которого вл етс входом соответствующего канала, а выход через первый и второй ключи соединен соответственно со входами первого и второго запоминающих блоков, и интегратора,вход которого через третий и четвертый ключи подключен соответственно к выходам первого и второго запоминающих блоков, а выход соединен со вторым входом сумматора, э каждый канал,кроме последнего, введены дополнительные запоминающий блок и ключ, соединенные последовательно и включенные между выходом интегратора и третьим входом сумматора.The invention relates to the field of computer technology and can be used to reproduce functions in the output of information on cathode ray tubes, plotters and actuators in control computing systems. An interpolating device is known, containing a register, the output of which is connected to parallel chains, each of which contains successively connected digital-to-analogue converter and an interpolator Ш. integration errors. The closest in technical essence and proposed is a linear interpolator with two analog memory devices, containing a register connected to parallel chains, in each of which the input of a D / A converter is connected to the output of the register, and the output is connected to the first input of the adder, the output of which through the key connected to the inputs of analog storage devices, the outputs of analog storage devices through keys connected to the input of the integrator; whose output is connected to the second input of the adder. The integrator output is the output of chain 2. The drawback of the device is a large amount of equipment. The purpose of the invention is to reduce the amount of equipment. The set goal is achieved by having a linear-interpolator containing serially connected register and a digital-analog converter, the output of which is connected to the channel inputs, each of which consists of an adder, the first input of which is the input of the corresponding channel, and the output through the first and second keys are connected respectively, with the inputs of the first and second storage units, and the integrator, whose input through the third and fourth keys is connected respectively to the outputs of the first and second storage units, output is connected to a second input of the adder, e each channel, except the last entered and an additional key storing unit connected in series and connected between the integrator output and the third input of the adder.

На чертеже представлена структурна схема линейного интерпол тора.The drawing shows a structural diagram of a linear interpolator.

Линейный интерпол тор содержит регистр 1, выход которого соединен со входом цифроаналогового преобразовател 2. Выход цифроаналогового преоб раэовател 2 соединен с первыми входами сумматоров 3 параллельных каналов , в каждом из которых выход сумматора 3 через ключи 4 и 5 соединен со входами запоминающих блоков 6 и 7, чьи выходы через ключи 8 иThe linear interpolator contains a register 1, the output of which is connected to the input of the digital-analog converter 2. The output of the digital-analog converter of 2 is connected to the first inputs of the adders 3 parallel channels, each of which the output of the adder 3 through the keys 4 and 5 is connected to the inputs of the storage units 6 and 7 whose exits through keys 8 and

9подключены ко входу интегратора 10. Выход интегратора 10 соединен со вторым входом сумматора 3 этого канала, третий вход которого в каждом из каналов, кроме последнего, подключен к выходу дополнительного запоминающего блока 11, чей в-ход через ключ 12 соединен с выходом интегратора 10. Выходы интеграторов9 connected to the input of the integrator 10. The output of the integrator 10 is connected to the second input of the adder 3 of this channel, the third input of which in each channel, except the last one, is connected to the output of the additional storage unit 11, whose turn is connected via the key 12 to the output of the integrator 10. Integrator outputs

10 вл ютс выходами каналов и выходами интерпол тора.10 are channel outputs and interpolator outputs.

Интерпол тор работает следующим образом.The interpolator works as follows.

До момента окончани очередного цикла интерполировани функций ключи 12 всех параллельных каналов замкнуты и в дополнительные запоминающие блоки 11 записываютс напр жени с выходов интеграторов 10. В момент времени окончани очередного цикла интерполировани tj ключи 12 размыкаютс и на выходедополнительных, запоминающих блоков 11 устанавливаютс напр жени , равные по величине, но противоположные по знаку напр жению на выходах интеграторов 10. В этот же момент времени на выходе одного из запоминающих блоков, например 7, сформировалось напр жение, равное по величине приращению функции д х,( ) x,j{t,- + )-xg(t,) на интервале времени tg(t,-, t.) . В момент времени t замыкаютс ключи 9 всех параллельных каналов и ключ 4 первого канала. Остальные ключи генератора функций разомкнуты. В этот же момент времени на регистре 1 от электронной вычислительной машины поступает цифровое значение функции х(ц+2.) Это значение преобразуетс цифроаналоговым преобразователем 2 в соответствующее значение напр жени U ax(t,-), где а коэффициент пропорциональности . Это напр жение поступает на первый вход сумматора 3 первого канала и всех поеледующих.На второй вход сумматора 3 первого канала поступает линейноизмен ющеес напр жение с выхода интегратора 10, которое имеет следующий видUntil the end of the next cycle of interpolating functions, the keys 12 of all parallel channels are closed and the additional memory blocks 11 record the voltages from the outputs of the integrators 10. At the time of the end of the next interpolation cycle tj, the keys 12 are opened and the output memory blocks 11 are set to equal in magnitude, but opposite in sign to the voltage at the outputs of the integrators 10. At the same time point, at the output of one of the storage blocks, for example, 7, was formed on voltage equal to the increment of the function dx, () x, j {t, - +) - xg (t,) on the time interval tan (t, -, t.). At time t, the keys 9 of all parallel channels and the key 4 of the first channel close. The rest of the function generator keys are open. At the same time point on register 1, the digital value of the function x (c + 2.) Is received from the electronic computer. This value is converted by the digital-to-analogue converter 2 to the corresponding value of the voltage U ax (t, -), where a is the proportionality coefficient. This voltage is applied to the first input of the adder 3 of the first channel and all the users. The second input of the adder 3 of the first channel receives a linearly varying voltage from the output of the integrator 10, which has the following form

„,,...4.,,.1..ф,,„.,.,)„,, ... 4. ,,. 1..ф ,,„.,.,)

На третий вход сумматора 3 первого канала поступает посто нное напр жение с выхода дополнительного запоминающего блока 11, которое равно и-,1 ax,,(t,).The third input of the adder 3 of the first channel receives a constant voltage from the output of the additional storage unit 11, which is equal to -, 1 ax ,, (t,).

с На выходе сумматора 3 первого канала формируетс напр жениеWith the output of the adder 3 of the first channel voltage is formed

(,,(,,

где К, 1, Kj, , Kj ----- коэффициенты передачи сумматора 3 первого канала по соответствующим входам .where K, 1, Kj,, Kj ----- transfer coefficients of the adder 3 of the first channel by the corresponding inputs.

С учетом коэффициентов передач сумматора 3, а также выражений дл 5 и, и ,(3 и 11, напр жение на выходе сумматора 3 первого канала в момент времени л t будет равноTaking into account the transmission coefficients of the adder 3, as well as the expressions for 5 and, and, (3 and 11, the voltage at the output of the adder 3 of the first channel at the time instant l t will be equal to

. ,(i,-,i)-)(,()l,. , (i, -, i) -) (, () l,

т.е. равно приращению функций x(t) на следующем интервале интерполировани . В момент времени t -i- д t ключ 4 .первой цепочки размыкаетс и в аналоговом запоминанием устройстве 6 фиксируетс напр жениеthose. equal to the increment of the functions x (t) in the next interpolation interval. At the moment of time t-i d t the key 4 of the first chain is opened and the voltage is fixed in the analog memory of the device 6

U ,(t,4)-Xi(tu-t)U, (t, 4) -Xi (tu-t)

Б этот же момент времени замыкаетс ключ 12 первой цепочки и в дополнительное аналоговое запоминающее устройство 11 этой цепочки-вплоть до окончани цикла интерполировани , т.е. до момента времени t ,- .производитс запись напр жени с выхода интегратора 10.At the same time, the key 12 of the first chain closes and into the additional analog storage device 11 of this chain up to the end of the interpolation cycle, i.e. before time t, -. voltage is recorded from the output of the integrator 10.

В момент времени t + д t замыкаетс ключ 4 второй цепочки и одновременно на регистр 1 от электронной вычислительной машины поступает цифpojBOe значение функции. Описанный процесс работы повтор етс до окончани процесса интерпол ции функций кусочно-линейными напр жени ми.At time t + d t, the key 4 of the second chain closes and at the same time the register value from the electronic computer receives the value of the function. The work process described is repeated until the interpolation of functions is terminated by piecewise linear stresses.

Положительный эффект достигнут за счет введени в каждый параллельный канал, последнего, дополнительного запоминающего блока 11, ключа 12 и св зей между узлами.The positive effect is achieved by introducing into each parallel channel, the last, additional storage unit 11, a key 12 and connections between the nodes.

Благодар данному предложению в устройстве используетс только один цифроаналоговый преобразователь, а разр дность регистра уменьшена с тип до т, где m - разр дность представлени в цифровом коде одной функции x(t), а п - количество параллельных цепочек.Due to this proposal, the device uses only one digital-to-analog converter, and the register size is reduced from type to m, where m is the representation width in the digital code of one function x (t), and n is the number of parallel strings.

Claims

1. Korobeynikov V.N. Research and development of information conversion questions in graphic interaction devices The experimenter is a small digital computer. Dis. on the competition uch. step. Cand. those. Sciences, Kiev, 1973, p. 129-134.

0

2. USSR author's certificate in application 2631141/24, cl. G 06 G 7/26, 1978 (prototype).

and $ m

iO

-F