SU1302303A1 - Function generator - Google Patents
Function generator Download PDFInfo
- Publication number
- SU1302303A1 SU1302303A1 SU853876155A SU3876155A SU1302303A1 SU 1302303 A1 SU1302303 A1 SU 1302303A1 SU 853876155 A SU853876155 A SU 853876155A SU 3876155 A SU3876155 A SU 3876155A SU 1302303 A1 SU1302303 A1 SU 1302303A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- analog
- digital
- converter
- output
- input
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к аналоговой и аналого-цифровой вычислительной технике и может быть применено при моделировании систем автоматического регулировани . Цель изобретени - повьппение точности. Функциональный преобразователь содержит аналого-цифровой преобразователь 1, устройство 2 адресации, блок 3 пам ти, п ть умножающих цифроаналоговых преобразователей 4-8, регистр 9 пам ти, ьыходной сумматор 10. В преобразователе заданна функци представл етс совокупностью дискретных значений fj (х), где i - номер интервала разбиени оси ОХ. При зтом предполагаетс , что интервалы разбиени одинаковы, т.е. используетс равномерный закон разбиени оси аргумента. В зоны блока 3 пам ти записьшаютс дискретные значени f;(x)/i и f,.x), которые извлекаютс попарно при переходе аргумента X на следующий инте()вал. 1 ил. (ЛThe invention relates to analog and analog-digital computing and can be applied in the simulation of automatic control systems. The purpose of the invention is to improve accuracy. The functional converter contains an analog-to-digital converter 1, an addressing device 2, a memory block 3, five multiplying digital-to-analog converters 4-8, a memory register 9, a output adder 10. In the converter, a given function is represented by a set of discrete values fj (x), where i is the number of the split interval of the OX axis. In this case, it is assumed that the splitting intervals are the same, i.e. uses the uniform law of partitioning the axis of the argument. Discrete values of f; (x) / i and f, .x) are written to the zones of memory block 3, which are extracted in pairs when X passes to the next inte () shaft. 1 il. (L
Description
t13023032t13023032
Изобретение относитс к аналоговойр дности используемого умножающегоThis invention relates to the analog range of the multiplier used.
и аналого-цифровой вычислительнойЦАП, их следует подавать на старшиеand analog-to-digital computing, they should be submitted to older
технике и может быть применено приразр ды ЦАП, принима , что остальныеtechnology and can be applied in terms of the DAC, assuming that the rest
моделировании систем автоматическогоразр ды содержат логические нули. регулировани . 511modeling of automatics contain logical zeros. regulation. 511
Цель изобретение - повышение точ- Коэффициенты г и -j- есть посто мHOf ТИThe purpose of the invention is to increase the exact point. The coefficients r and -j- are constant.
„ ные, заранее определенные, величины и“Predetermined values and
.На чертеже представлена структур- „ реализуютс в схеме как коэффициен- на схема функционального преобразо- , передачи вьпсодного сумматора 10The drawing shows the structure- are implemented in the circuit as a coefficient of the functional conversion circuit, transmission of the output adder 10
вател . spinner
по соответствующим входам.by the corresponding inputs.
Функциональный преобразователь со- Операци вычитани величины держит аналого-цифровой преобразователь 1, устройство 2 адресации, блок1 flixl( ) реализуетс подключе3 пам ти, п ть умножающих цифроанало-п i Functional transducer co. The operation of subtracting the value holds analog-to-digital converter 1, device 2 for addressing, block 1 flixl () is realized by connecting 3 memories that multiply the digital-to-i channel i
говых преобразователей (ЦАП) 4-8, ре- нием выхода умножающего ЦАП 7 к ингистр 9 пам ти и выходной сумматор 10.вертирующему входу выходного сумматоФункциональный преобразователь ра-ра 10 (входные резисторы и резистор4-8 output converters (DACs), the output of multiplying DAC 7 to memory 9 memory and the output adder. 10. The inverting input of the output sum. Functional converter 10 (input resistors and
ботает следующим образом.обратной св зи выходного сумматораbots as follows. feedback of the output adder
Заданна функци представл етс не показаны).The specified function is not shown).
совокупностью дискретных значений 20 Начальное значение функции f()a set of discrete values 20 The initial value of the function f ()
,f (х), где i - номер интервала разби-в режиме подготовки преобразовател , f (x), where i is the interval number divided by the converter preparation mode
ени оси ОХ. При этом предполагаетс ,к работе записываетс параллельнымYen axis OX. It is assumed that the work is recorded in parallel.
что интервалы разбиени одинаковы,двоичным кодом в регистр 9 пам ти,that the split intervals are the same, binary code into memory register 9,
т.е. используетс равномерный законпреобразуетс умножакицим ЦАП 8 в анаразбиени оси аргумента.логовый сигнал и подаетс на пр мойthose. a uniform one is applied, multiplied by multiplying the DAC 8 in anorazbeni argument axis. The log signal is sent to the direct
В зоны блока 3 пам ти записываютс вход выходного сумматора 10 при любомIn the zone of the memory block 3, the input of the output adder 10 is recorded at any
. . , .значении х. При использовании микро I lvJ v . . x values When using micro I lvJ v
дискретные значени и , схемы ЦАП, содержащей встроенный ре . гистр, запись начального значени discrete values, and a D / A circuit containing an embedded re. gistr, entry of initial value
которые извлекаютс попарно при пере- да функции производитс непосредственно ходе аргумента х на следующий интер- регистр. вал.which are extracted in pairs when the function is transferred, is performed directly by the argument x to the next inter-register. shaft.
На каждом участке разбиени аргу- формула изобретени мента функци представл етс отрезкомIn each section of the partition, the argument of the invention the function is represented by a segment
параболы, проход щей через точки f,. , эс - «гparabolas passing through points f ,. , es - “g
(), f (х) и ,ч,(х). Уравнение Функциональньм преобразователь,(), f (x) u, h, (x). Equation Functional Converter,
Vсодержащий аналого-цифровой преобракого отрезка параболы имеет вид The V-containing analog-to-digital disjoint parabola looks like
зователь, вход которого вл етс инС Ч-1 filsl 1 ) с формационным входом функциональногоa user whose input is an InS H-1 filsl 1) with a functional functional input
СР Х / - , Х .л л X XXj/SR X / -, X .l l X XXj /
hi h 1+1 . преобразовател , группа старших раз . f. f ч р дов многоразр дного выхода аналого- rj -x(x-xj),цифрового преобразовател подключена. hi h 1 + 1. converter, group of senior times. f. f h series of multi-bit analog-rj-x (x-xj), digital converter is connected.
,- к входу устройства адресации,, выходы, - to the input of the addressing device ,, outputs
где -X : - длина интервала разби- « г -, where -X: is the length of the interval split- “r -,
которого соединены с адресными входаени оси аргумента х .-.. which are connected to the address input of the x-axis of the argument .- ..
„ „ми блока пам ти, цифровые входы переходной аналоговый сигнал в анало- ле ,„„ Memory unit, digital inputs transition analog signal in analog,
, вого и второго умножающих цифроанало- го-цифровом преобразователе 1 преоб- , „ , second and second multiply digital-to-analog converter 1 transform
говых преобразователей соединены со- разуетс в двоичный код. группа стар-„ „Bend converters are connected into binary code. group of old- „„
ответственно с первой и второй группами тих разр дов которого используетс . - ±- Responsibly with the first and second groups of which bits are used. - ± -
„т выходов блока пам ти, выход первого“T memory block outputs, output one
дл образовани в устройстве 2 адре-.,to form in the device 2
умножающего цифроаналогового преобра- сации адресных сигналов, по которым лmultiplying the digital-to-analog conversion of address signals by which l
„ аи зовател подключен к пр мому входу The user is connected to the direct input.
из блока 3 пам ти извлекаютс одно- выходного сумматора, выход которогоone-output adder is extracted from memory block 3, the output of which
f;(х) fii (х) вл етс выходом функционального пре- временно сигналы -т- и -V-т-. Труп- 11+1образовател , отличающийс f; (x) fii (x) is the output of the functional transient signal -t- and -v-t-. Corpse - 11 + 1 formers, different
па младших разр дов двоичного кода, тем, что, с целью повьшени точности соответствующих приращению х-х-, под- в него введены регистр пам ти, ключена к цифровым входам умножающих. тий, четвертый и п тый умножающие ДАЛ 6 и 7. В случае, если количество цифроаналоговые преобразователи, циф- этих разр дов не соответствует раз- ровые входы третьего и четвертогоThe paired bits of the binary code, in that, in order to increase the accuracy corresponding to the increment x-x-, the memory register is inserted into it, connected to the digital inputs of the multipliers. the fourth, fifth and fifth multiplying GAL 6 and 7. In the case that the number of digital-to-analog converters, the digit of these bits does not correspond to the bit inputs of the third and fourth
313023034313023034
умножаницих цифроаналоговых преобразо- ного сумматора, аналоговый вход п то- вателей подключены к группе младших го умножающего цифролналогового пре- разр дов многоразр дного выхода ана- образовател подкшочен к шине опорно- лого-цифрового преобразовател , ана- го напр жени , выход подключен к логовые входы третьего и четвертого 5 пр мому входу выходного сумматора, а умножающих цифроаналоговых преобразо- цифровой вход соединен с выходом ре- вателей соединены с выходами соответ- гистра пам ти, аналоговые входы пер- ственно первого и второго умножающих вого и второго умножающих цифроанало- цифроаналоговьпс преобразователей, а говьк преобразователей соединены с их выходы подключены соответственно tO информационным входом функционального к инверсному и пр мому входам выход- преобразовател .multiplying digital-analogue conversion adder, analogue input of the connectors are connected to the group of lower-order multiplying digital-analogous digits of the multi-digit output of the analogue connected to the reference-digital converter bus, voltage, the output is connected to the input the inputs of the third and fourth 5 to the direct input of the output adder, and the multiplying digital-analogue digital conversion input connected to the output of the relays connected to the outputs of the corresponding memory register, the analog inputs of the first and second multiplying both the second and the second multiplying digital-to-digital-to-analogue converters, and the converters are connected to their outputs, respectively, tO by the information input of the function, to the inverse and direct inputs of the output-converter.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853876155A SU1302303A1 (en) | 1985-04-01 | 1985-04-01 | Function generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853876155A SU1302303A1 (en) | 1985-04-01 | 1985-04-01 | Function generator |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1302303A1 true SU1302303A1 (en) | 1987-04-07 |
Family
ID=21170200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853876155A SU1302303A1 (en) | 1985-04-01 | 1985-04-01 | Function generator |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1302303A1 (en) |
-
1985
- 1985-04-01 SU SU853876155A patent/SU1302303A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 842850, кл. G 06 G 7/26, 1981. Блок БНА-31. Техническое описание и инструкци по эксплуатации ПТЗ 073.036-05 ТО НИИсчетмаш, 1982. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5382955A (en) | Error tolerant thermometer-to-binary encoder | |
US4447803A (en) | Offset digital dither generator | |
US4388612A (en) | Signal converter | |
US4059800A (en) | Digital multi-line companded delta modulator | |
US4326260A (en) | Linear piecewise waveform generator for an electronic musical instrument | |
SU1302303A1 (en) | Function generator | |
EP0102169B1 (en) | Wave reading apparatus | |
US4733216A (en) | N+1 bit resolution from an N bit A/D converter | |
US4111090A (en) | Noise reduction circuit for a digital tone generator | |
US3603976A (en) | Modular encoder | |
SU1304040A1 (en) | Function generator | |
SU842852A1 (en) | Function generator | |
SU1254511A1 (en) | Analog-digital incremental calculator of values of exponential function | |
US4903027A (en) | A/D converter comprising encoder portion having function of multiplying analogue input by digital input | |
SU1742836A1 (en) | Functional converter of multiple variables | |
SU1493994A1 (en) | Haar function generator | |
SU1057965A1 (en) | Analog/digital incrementing square-law function generator | |
SU1387022A1 (en) | Functional converter of multiple variables | |
KR950002302B1 (en) | A/d converter | |
SU1010617A1 (en) | Function generator | |
SU1545329A1 (en) | Code form converter | |
SU1319049A1 (en) | Hybrid device for regenerating functions | |
SU580564A1 (en) | Digital-analogue piecewise linear approximator | |
SU706856A1 (en) | Digital-analogue function generator | |
SU1492478A1 (en) | Servo analog-to-digital converter |