SU883909A1 - Device for computer diagnostic and testing - Google Patents
Device for computer diagnostic and testing Download PDFInfo
- Publication number
- SU883909A1 SU883909A1 SU792861627A SU2861627A SU883909A1 SU 883909 A1 SU883909 A1 SU 883909A1 SU 792861627 A SU792861627 A SU 792861627A SU 2861627 A SU2861627 A SU 2861627A SU 883909 A1 SU883909 A1 SU 883909A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- register
- control
- address
- Prior art date
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
Изобретение относится к вычислительной технике и может быть исполь-., зовано для диагностики и испытаний электронной вычислительной машины (ЭВМ) и других дискретных систем.The invention relates to computer technology and can be used.., Is used for the diagnosis and testing of electronic computers (computers) and other discrete systems.
Известно устройство, применяемое для диагностики и испытаний ЭВМ, принцип действия которого основан на локации устойчивых и прогнозируемых’ отказов, содержит блоки памяти, регистры и дешифраторы [1] .A known device used for diagnostics and testing of computers, the principle of which is based on the location of stable and predictable failures, contains memory blocks, registers and decoders [1].
Недостатками такого устройства являются низкие функциональные возможности, а также необходимость большого времени профилактического контроля для определения области работоспособности по питающим напряжениям.The disadvantages of such a device are low functionality, as well as the need for a long time for preventive monitoring to determine the area of performance by supply voltage.
Наиболее близким по технической сущности и достигаемому эффекту к предлагаемому изобретению является устройство для диагностики ЭВМ, содержащее счетчик, регистр профилактического контроля и блок переключения уровней напряжения, адресный вход которого подключен к первому адресно-25 му выходу регистра профилактического контроля, информационный вход — к первому информационному выходу регистра профилактического контроля, а выход является выходом устройства, 30 второй выход которого через последовательно включенные дешифратор операций, регистр информации, блок памяти тестов, регистр зоны подключен к вы5 ходу блока выбора адреса, первый вход которого соединен с первым, а второй — со вторым входом устройства [21·.The closest in technical essence and the achieved effect to the proposed invention is a computer diagnostic device containing a counter, a preventive control register and a voltage level switching unit, the address input of which is connected to the first address-25 output of the preventive control register, the information input to the first information the output of the preventive control register, and the output is the output of the device, 30 the second output of which is through sequentially connected operation decoder, information register, test memory block, zone register is connected to the output of the 5 address selection block, the first input of which is connected to the first and the second to the second input of the device [21 ·.
Недостатком известного устройства являются низкие функциональные возможности и низкая полнота профилактического контроля. Указанные недостатки обусловлены тем, что для обеспечения необходимой эксплуатационной 15 надежности объектов управления необходимо проведение профилактического контроля, который заключается в тестовом логическом диагностировании устройств в сочетании с функциональным (физическим) контролем. Это связано с тем, что диагностика современных объектов контроля, имеющих сложную внутреннюю логическую структуру и относительно небольшое число внешних выводов, с использованием только методов тестового логического диагностирования затруднительна и экономически неэффективна.A disadvantage of the known device is the low functionality and low completeness of preventive control. These shortcomings are due to the fact that in order to ensure the necessary operational reliability of the control objects, it is necessary to carry out preventive control, which consists in a test logical diagnosis of devices in combination with functional (physical) control. This is due to the fact that the diagnosis of modern control objects that have a complex internal logical structure and a relatively small number of external conclusions using only methods of test logical diagnosis is difficult and economically inefficient.
Одновременно с логическим контроЛем'для диагностики используется , .V.Simultaneously with the logic control, for the diagnosis, .V is used.
тестирование при различных уровнях питающих напряжений (физический контроль) . Это связано с тем, что различные узлы ЭВМ (объекта контроля) критичны к различным диапазонам изменения питающих напряжений. Проверка узла при различных (критических) уровнях питающих напряжений позволяет обнаружить прогнозируемые отказы.Таким образом, для наиболее полного достижения целей профилактического контроля необходимо проверить работоспособность каждого i-ro узла ЭВМ при трех возможных уровнях значений питающих напряжений, которые образуют полное множество проверок узла is .testing at various levels of supply voltage (physical control). This is due to the fact that the various nodes of the computer (control object) are critical to different ranges of variation of the supply voltage. Checking the node at various (critical) levels of supply voltage makes it possible to detect predicted failures. Thus, to achieve the goals of preventive control to the fullest extent possible, it is necessary to check the operability of each i-ro computer node at three possible levels of supply voltage values, which form the complete set of is node checks.
V.= [V. V. . V.V. = [V. V.. V.
где ν;„,αχ , V нОМ - соответственно максимально, минимально и номинально допустимые по условиям работоспособности напряжения питания ji-ro узла*.where ν; „, αχ , V nOM are the maximum, minimum, and nominally permissible supply voltage ji-ro of the node * according to the operating conditions.
' В зависимости от условий работоспособности системы в каждом такте функционирования (тестирования) значения величины напряжений, -входящих з во множество V. , могут изменяться.'Depending on the conditions of the system’s operability, in each operation (testing) cycle, the values of the voltages that are included in the set V. can vary.
Таким образом, максимальной эффективности выявления прогнозируемых от-, казов можно достичь только в случае, __ когда работоспособность ЭВМ (объекта контроля) при реализации каждой микрокоманды проверяется при критичном напряжении именно тех узлов, которые она инициирует.Thus, the maximum efficiency of detecting predicted failures can only be achieved if __ when the computer (control object) is operational when each microcommand is implemented, the critical voltage of those nodes that it initiates is critical.
Эффективность реализуемой методики контроля% характеризующей функциональные возможности устройства контроля , можно оценить величиной суммарной полноты контроля gs, которая определяется по формуле причем справедливо 0 < д^, $ ίοThe effectiveness of the implemented monitoring methodology % characterizing the functional capabilities of the monitoring device can be estimated by the value of the total completeness of control g s , which is determined by the formula with 0 <d ^, $ ίο
В известном устройстве принята стратегия профилактического контроля, при которой осуществляется неоднократная реализация одного и того же диагностического теста при различных уровнях напряжений. Величины напряжений проверки выбираются из условий потенциально возможной работоспособности всех устройств, действующих в процессе диагностирования в соответствии с выражениемIn the known device adopted a preventive control strategy, in which the repeated implementation of the same diagnostic test at different voltage levels. Values of the test voltages are selected from the conditions of the potentially possible operability of all devices operating in the process of diagnosis in accordance with the expression
HOM *HOM *
^ном ' η где ν*αχ , V*^ , - соответственно максимально, минимально допустимо и номинальное значения напряжения при проверке устройства.^ nom 'η where ν * αχ , V * ^, - respectively, the maximum, minimum acceptable and the nominal voltage when testing the device.
При этом возможен контроль только при множестве уровней напряжений V,· , которое определяется по формуле V{\oM,Vwax,Vm.flj 1 т.е. возможный диапазон изменения питающих напряжений ограничен вели- . чинами . , ι е у mV* ’max *In this case, control is possible only with a variety of voltage levels V, ·, which is determined by the formula V {\ o M , V wax , V m . fl j 1 i.e. the possible range of variation in the supply voltage is limited by large. ranks. , v e y mV * 'max *
Из этого выражения следует, что дЛя известного устройства д2 <1, так как справедливо выражение ' ν(πιαχ^ν*αχι From this expression it follows that for a known device q 2 <1, since the expression ' ν (πιαχ ^ ν * αχι
Таким образом, возможность реализации только рассмотренной стратегии профилактического контроля существенно сужает функциональные возможности устройства за счет низкой полноты контроля прогнозируемых отказов.Thus, the possibility of implementing only the considered preventive control strategy significantly reduces the functionality of the device due to the low completeness of control of predicted failures.
' Кроме того, важным аспектом, характеризующим функциональные возможности и время проведения контроля, является тип реализуемого теста (условный или безусловный). Условный тест требует меньшего времени для профилактического контроля, однако условием его реализации является учет реакции объекта контроля в процессе проверки.'In addition, the type of test being implemented (conditional or unconditional) is an important aspect that characterizes the functionality and time of the control. A conditional test requires less time for preventive control, however, the condition for its implementation is to take into account the reaction of the control object in the verification process.
В известном устройстве реализуется безусловный тест как по управляющим микрокомандам, так и по уровням питающих напряжений, при этом логический тест никак не связан с тестом по уровням питающих напряжений и, кроме того, ни тот, ни другой тесты не учитывают реакцию объекта на стимулирующее воздействие и на изменение уровня напряжения. Это приводит к сужению функциональных возможностей и увеличению времени профилактического контроля.The known device implements an unconditional test both for control microcommands and for supply voltage levels, while the logical test is in no way connected with the test for supply voltage levels and, moreover, neither of these tests take into account the reaction of the object to the stimulating effect and to change the voltage level. This leads to a decrease in functionality and an increase in the time of preventive control.
Цель изобретения - расширение функциональных возможностей и повышение полноты контроля.The purpose of the invention is the expansion of functionality and increase the completeness of control.
Поставленная цель достигается тем, что устройство для диагностики и испытаний электронной вычислительной машины, содержащее счетчик, первый регистр, соединенный своим первым информационным и адресным выходами соответственно с информационным и адресным'входами блока переключения уровней напряжения, выход которого является первым выходом устройства, и последовательно соединенные блок выбора адреса, второй регистр, первый блок памяти, третий регистр и дешифратор, выход которо- t го является вторым выходом устройства, введены формирователь адреса, второй блок памяти и элемент И, входы которого подключены к выходам счетчика, первый вход которого со.единен с третьим входом устройства· и управляющим входом первого блока памяти, а второй вход — со вторым:This goal is achieved in that a device for diagnostics and testing of an electronic computer containing a counter, a first register connected by its first information and address outputs, respectively, to the information and address inputs of the voltage level switching unit, the output of which is the first output of the device, and connected in series a block select address, a second register, the first memory block, the third register and decoder, t kotoro- output of the second output device introduced formirovat eh address, the second memory unit and AND gate having inputs connected to the outputs of the counter, a first input to the third input so.edinen · device and the control input of the first memory block and the second input - to the second:
хода поля 3 регистра 2 в счетчик 8 записывается код числа тактов логического теста, в течение которых напряжение источников питания не должно изменяться. При этом разрешающий информационным выходом первого регистра, вход которого через второй блок памяти подключен к выходу формирователя адреса, первый вход которого соединен с первым входом устройства,' второй вход — со вторым адресным выходом первого регистра, третий вход — с выходом элемента И, четвертый вход — со вторым входом устройства, а пятый вход — со вторым выходом дешифратора, второй выход третьего регистра подключен к третьему входу блока выбора адреса.the course of field 3 of register 2, a code 8 of the number of clocks of the logical test is recorded in counter 8, during which the voltage of the power sources must not change. At the same time, it allows the information output of the first register, the input of which through the second memory block is connected to the output of the address generator, the first input of which is connected to the first input of the device, the second input is the second address output of the first register, the third input is the output of the And element, the fourth input - with the second input of the device, and the fifth input with the second output of the decoder, the second output of the third register is connected to the third input of the address selection block.
На чертеже приведена блок-схема устройства.The drawing shows a block diagram of a device.
Устройство содержит второй блокThe device contains a second unit
I Памяти, первый регистр 2, содержащий поле 3 задания кода числа тактов, поле 4 косвенного адреса следующей микрокоманды, поле 5 адреса источника питания и поле 6 кода уровня на. пряжения, третий вход 7 устройства, счетчик 8, элемент И 9, блок 10 переключения уровней напряжения, объектI Memory, first register 2, containing field 3 for setting the code for the number of clock cycles, field 4 for the indirect address of the next micro command, field 5 for the address of the power supply, and field 6 for the level code on. voltage, third input 7 of the device, counter 8, element And 9, block 10 switching voltage levels, object
II контроля (ЭВМ), блок 12 выбора адреса, второй регистр 13, первый блок 14 памяти, третий регистр 15, содержащий поле операции 16 и поле 17 косвенного адреса следующей микрокоманды, дешифратор 18 операций, формирователь 19 адреса, имеющий первый 20, второй 21, третий 22, четвертый 23 и пятый 24 входы, первый вход 25 устройства.II control (computer), address selection block 12, second register 13, first memory block 14, third register 15, containing the operation field 16 and the indirect address field 17 of the next microcommand, operations decoder 18, address generator 19 having the first 20, second 21 , third 22, fourth 23 and fifth 24 inputs, the first input 25 of the device.
Устройство функционирует следующим образом.The device operates as follows.
Все элементы памяти в исходном состоянии находятся в нуле. С пульта управления через вход 25 устанавливается режим контроля ЭВМ. По этому сигналу блок 12 формирует адрес первой микрокоманды профконтроля, которая выбирается регистром 13 из блока 14 памяти и записывается в регистр 15. С выхода поля 17 регистра 15 в блок 12 выбора адреса считывается косвенный адрес следующей микрокоманда.All memory elements in the initial state are at zero. From the control panel through input 25 sets the control mode of the computer. Based on this signal, block 12 generates the address of the first microcommand of occupational monitoring, which is selected by register 13 from memory block 14 and is recorded in register 15. From the output of field 17 of register 15, the indirect address of the next microcommand is read in address selection block 12.
С выхода поля 16 регистра 15 поступает операционная часть микрокоманды на дешифратор 18, который с первого выхода выдает сигналы тестового воздействия, поступающие на первый вход объекта 11 контроля. Со второго выхода дешифратора 18 считывается код номера реализуемого теста, который поступает на вход 24 формирователя 19 адреса.From the output of the field 16 of the register 15, the operational part of the microcommands to the decoder 18, which from the first output gives the signals of the test effect, arriving at the first input of the control object 11. From the second output of the decoder 18, the code number of the implemented test is read, which is input 24 of the address former 19.
Поскольку счетчик 8 находится в нулевом состоянии, с выхода элемента И 9 на вход 21 формирователя 19 поступает сигнал, разрешающий формирование адреса микрокоманды в блоке 1 памяти уровней напряжения источни- . ков питания, который считывается с выхода формирователя 19 на вход блока 1 памяти и выбирает в регистре 2 первую микрокоманду функционального теста по питающим напряжениям. С вы5 сигнал с выхода элемента И 9 снимается и формирование адреса блоком 19 запрещается до возвращения счетчика 8 в исходное состояние.Since the counter 8 is in the zero state, a signal is received from the output of the And 9 element to the input 21 of the shaper 19, allowing the formation of the micro command address in the memory voltage level memory unit 1. power supply, which is read from the output of the former 19 to the input of the memory unit 1 and selects in register 2 the first micro-command of the functional test for supply voltages. With you5, the signal from the output of element And 9 is removed and the formation of the address by block 19 is prohibited until the counter 8 returns to its original state.
С выхода поля 4 регистра 2 на вход 22 блока 19 считывается косвенный адрес следующей микрокоманды функционального теста по питающим напряжениям.From the output of field 4 of register 2 to input 22 of block 19, the indirect address of the next micro-command of the functional test for supply voltages is read.
С выхода поля 5 регистра 2 на вход блока 10 переключения уровня.напряжения поступает код адреса источника напряжения, а с выхода 6 регистра 2 в блок 10 поступает код уровня напряжения, требуемый для испытания ЭВМ при данной логической микрокоманде (последовательности микрокоманд). Таким образом, обеспечивается индивидуальная настройка источников питания на требуемые режимы для каждой логической тестовой микрокоманды.From the output of field 5 of register 2, the voltage source code is supplied to the input of the voltage level switching unit 10, and from the output 6 of register 2, the voltage level code required for testing the computer with a given logical micro-command (sequence of micro-commands) is sent to block 10. Thus, the individual adjustment of power supplies to the required modes for each logical test micro-command is provided.
В очередном такте производится считывание микрокоманды реализуемого условного теста из блока 14 памяти и формирование следующей за ней микрокоманды с учетом .реакции объекта контроля (ЭВМ). Кроме того, с каждым тактовым импульсом происходит уменьшение на единицу содержимого счетчи-* ка 8. Как только последний вернется в нулевое состояние, срабатывает элемент И 9 и разрешает формирование очередной микрокоманды функционального теста по питающим напряжениям блоком 19. Работа устройства повторяется аналогично описанному.In the next clock cycle, the microcommands of the implemented conditional test are read out from the memory unit 14 and the formation of the following microcommands is made taking into account the reaction of the control object (computer). In addition, with each clock pulse, the counter * decreases by one unit of contents. 8. As soon as the last one returns to the zero state, the And 9 element is triggered and allows the formation of the next micro-command of the functional test for supply voltages by unit 19. The operation of the device is repeated as described.
Таким образом, параллельная реали40 эация в предлагаемом устройстве двух тестов: логического и функционального по питающим напряжениям позволяет достичь по сравнению с известным повышение глубины контроля за счет воэ45 можности реализации проверки функционирования ЭВМ индивидуально для каждой логической тестовой микрокоманды при критичном напряжении именно тех узлов, которые она инициирует.Thus, parallel implementation in the proposed device of two tests: logical and functional with respect to supply voltages allows one to achieve, compared with the known one, an increase in the depth of control due to the possibility of implementing a test of the operation of the computer individually for each logical test microcommand with a critical voltage of precisely those nodes that it initiates.
При этом достигается полнота контроля по питающим напряжениямIn this case, completeness of control over supply voltages is achieved.
rv. V* ι imin imd* ι \/4 . Vrv. V * ι imin imd * ι \ / 4 . V
L v 1 min 1 мм которая превышает полноту контроля прототипа.L v 1 min 1 mm which exceeds the completeness of control of the prototype.
Кроме того, достигается расширение функциональных возможностей за $0 счет возможности реализации наиболее оптимального режима проверки с точки зрения минимизации времени профилактического контроля и полноты функциональной диагностики прогнозируемых $5 отказов.In addition, an expansion of functionality is achieved for $ 0 due to the possibility of implementing the most optimal verification mode in terms of minimizing the time for preventive monitoring and completeness of the functional diagnostics of the predicted $ 5 failures.
Использование предлагаемого устройства позволит в целом повысить эффективность использования ЭВМ, уменьшить время профконтроля реализацией, условного теста, так как в устройстве каждая следующая микрокоманда фор- мируется с учетом реакций объекта контроля и повысить ремонтопригодность ЭВМ за счет сокращения времени и увеличения полноты контроля прогнозируемых отказов.Using the proposed device will generally improve the efficiency of computer use, reduce the time of occupational monitoring by the implementation of a conditional test, since in the device each next micro-command is formed taking into account the reactions of the control object and increase the maintainability of the computer by reducing the time and increasing the completeness of monitoring of predicted failures.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU792861627A SU883909A1 (en) | 1979-12-29 | 1979-12-29 | Device for computer diagnostic and testing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU792861627A SU883909A1 (en) | 1979-12-29 | 1979-12-29 | Device for computer diagnostic and testing |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU883909A1 true SU883909A1 (en) | 1981-11-23 |
Family
ID=20868819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU792861627A SU883909A1 (en) | 1979-12-29 | 1979-12-29 | Device for computer diagnostic and testing |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU883909A1 (en) |
-
1979
- 1979-12-29 SU SU792861627A patent/SU883909A1/en active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU734278B2 (en) | Diagnostic memory access | |
| US4402081A (en) | Semiconductor memory test pattern generating apparatus | |
| KR101405690B1 (en) | Robust memory link testing using memory controller | |
| US4797886A (en) | Memory test pattern generator | |
| US4736375A (en) | Apparatus for fast generation of large quantities of test data words in a test facility | |
| KR100634991B1 (en) | Integrated circuit tester with disk-based data streaming | |
| JPS58151631A (en) | Dma bus load varying device | |
| JP4129187B2 (en) | Semiconductor memory test apparatus and failure analysis address generation method | |
| SU883909A1 (en) | Device for computer diagnostic and testing | |
| US20050149788A1 (en) | Methods of testing semiconductor memory devices in a variable CAS latency environment and related semiconductor test devices | |
| US6577546B2 (en) | Semiconductor integrated circuit and operating method | |
| JP4127819B2 (en) | Semiconductor test equipment | |
| US20160293238A1 (en) | Semiconductor integrated circuit including cas latency setting circuit | |
| US8015447B2 (en) | Processor debugging apparatus and processor debugging method | |
| SU1242964A1 (en) | Device for checking synchronous digital units | |
| RU1805471C (en) | Device for control of logical units | |
| SU1151962A1 (en) | Microprogram control device | |
| SU1636858A1 (en) | Sequences generator for testing of internal storage | |
| SU1439564A1 (en) | Test action generator | |
| SU884094A1 (en) | Pulse train generator | |
| KR100883735B1 (en) | Test apparatus for semiconductor memory and address genetator for fail analysis | |
| SU898431A1 (en) | Microprogramme-control device | |
| SU1485250A1 (en) | Program check unit | |
| SU1140126A1 (en) | Microprocessor | |
| JPS61253480A (en) | Pattern generator |