SU881823A2 - Indication device - Google Patents

Indication device Download PDF

Info

Publication number
SU881823A2
SU881823A2 SU802879933A SU2879933A SU881823A2 SU 881823 A2 SU881823 A2 SU 881823A2 SU 802879933 A SU802879933 A SU 802879933A SU 2879933 A SU2879933 A SU 2879933A SU 881823 A2 SU881823 A2 SU 881823A2
Authority
SU
USSR - Soviet Union
Prior art keywords
level
inputs
input
switch
trigger
Prior art date
Application number
SU802879933A
Other languages
Russian (ru)
Inventor
Наталия Львовна Смагина
Original Assignee
Предприятие П/Я А-3517
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3517 filed Critical Предприятие П/Я А-3517
Priority to SU802879933A priority Critical patent/SU881823A2/en
Application granted granted Critical
Publication of SU881823A2 publication Critical patent/SU881823A2/en

Links

Landscapes

  • Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ ИНДИКАЦИИ(54) DEVICE FOR INDICATION

Claims (1)

Изобретение относитс  к автоматике и вычислительной технике. По основному авт.св. № 531174 известно устройство дл  индикации, содержащее группу индикаторных элементов , два триггера, преобразователь уровней напр жени , первый элемент НЕ коммутатор и датчик сигнала, причем выход элемента согласовани  подключен ко входу элемента НЕ и к первому входу первого триггера, выход элемента НЕ соединен с первым входом второго триггера, вторые входы первого и второго триггеров св заны с коммутатором соединенным с датчиком сигнала, выход Первого триггера соединен с -первым элементом индикации группы, а выход второго - со вторым элементом индикаади группы р Недостатком известного устройства  вл етс  то, что оно не может контролировать импульсные помехи, уровень которых выше единичного уровн  HJM ни же нулевого, так как при поступлегаш таких сигналов устройство индикации будет регистрировать посто нньй логический нуль при импульсной помехе, уровень которой ниже нулевого уровн , и посто нную логическую единицу при импульсной помехе. Целью изобретени   вл етс  повышение надежности устройства. Поставленна  цель достигаетс  тем, что устройство содержит два ограничител  амплитуды, входы которых подключены к выходу преобразовател  уровней напр жени  и два дополнительных триггера, управл ющие входы которых соединены с выходом коммутатора, установочный вход первого дополнительного триггера соединен непосредственно, а установочнь вход второго дополнительного триггера через дополнительный элемент НЕ - Q выходами соответствующих ограничителей амплитуды, а выходы - с дополиительными индикаторными элементами. На чертеже представлена функционал на  схема предлагаемого устройства. Устройство содержит преобразовател уровней напр жени  1, элемент НЕ 2, первый триггер 3, второй триггер 4, группу индикаторных элементов 5, коммутатор 6, формирователь импульсов 7, первый ограничитель амплитуды 8, второй ограничитель амплитуды 9, дополни тельный элемент НЕ 10, первый дополни тельный триггер 11, второй дополнительный триггер 12. Устройство работает следующим образом . Входной сигнал (например посто нны логический уровень), пройд  преобразо ватель уровней напр жени  1, поступает непосредственно на первый вход пер вого триггера 3 и через элемент НЕ 2, инвертированным, на первьш вход второ го триггера 4. В зависимости от положени  коммутатора 6 устройство может работать в двух режимах: в режиме повторени  и в режиме запоминани . Если коммутатор 6 находитс  в положении режим повторени , когда на вторые входы обоих RS-тритгеров с инверсными входами (триггеры 3 и 4) поступает нулевой сигнал управлени , то на выходах триггеров (пр мой выход RS-триггера с инверсными входами ) сигналы повтор ют с инверсией поступающие на первые входы триггеров сигналы. А поскольку сигналы на входах триггеров инверсны друг другу, то и на выходах триггеров они инверсн Индикаторный элемент группы, на который поступает единичный уровень, зажигаетс , а другой индикаторный эле мент , не орит. При смене входного логического уровн  горевший индикатор ный элемент гаснет, а другой зажигаетс . Если коммутатор 6 находитс  в поло жении режим запоминани , когда на вторые входы обоих триггеров с инверс ными входами (триггеры 3 и 4) поступает единичный сигнал управлени , то каждый из триггеров устанавливаетс  в устойчивое состо ние, соответствующее единичному уровню на его выходе пр мой выход), при поступлении на первый вход триггера нулевого логического уровн . При наличии в контролируемой цепи последовательно-переменного логического уровн  оба триггера 3 и 4 порледовательно запоминают сигналы ( на каждый из них последовательно поступает нулевой уровень /, оба индикаторных элемента группы 5 зажигаютс  и гор т до сн ти  режима запоминани , т.е. до тех пор, пока коммутатор 6 не переводитс  в исходное положение. Регистраци  импульсных помех, уровень которых выше единичного и ниже нулевого проводитс  в релсиме повторени  коммутатора 6. При наличии в контролируемой цепи посто нного логического уровн  горит один индикаторный элемент группы 5 как в режиме повторени , так и в режиме запоминани . При наличии в контролируемой цепи последовательнопеременных логических уровней с малой скважностью (типа меандра ) гор т оба индикаторных элемента группы 5 в полнакала, в режиме повторени  и полным светом в режиме запоминани . При наличии в контролируемой цепи импульсной помехи, уровень которой ниже нулевого уровн , два индикаторных элемента группы 5 регистрируют нулевой уровень и горит четвертый индикаторный элемент. Сброс триггера 12 осуществл етс  переводом коммутатора 6 в режим запоминани . Использование Предлагаемого устройства позвол ет контролировать все виды используемых в цифровой аппаратуре сигналов, любые точки цепей цифровой аппаратуры в динамике - при реальных рабочих сигналах и наличии импульс ных помех, уровень которых вьпае еди- . ничного и ниже нулевого, не примен   дл  этой цели сложные контрольно-измерительные приборы. Формула изобретени  Устройство дл  индикации по авт.св. № 531174, отличающеес  тем, что, с целью повышени  надежности устройства, оно содержит два ограничител  амплитуды, входы которых подключены к выходу преобразовател  уровней напр жени  и два дополнительных триггера, управл ющие входы которых соединены с выходом коммутатора, установочный вход первого дополнительного триггера соединен непосредственно , а установочный вход второго дополнительного триггера через дополни58818236This invention relates to automation and computing. According to the main auth. No. 531174, a device for indicating is known, containing a group of indicator elements, two triggers, a voltage level converter, the first element is NOT a switch and a signal sensor, the output of the matching element is connected to the input of the element NOT and to the first input of the first trigger, the output of the element is NOT connected to the first the second trigger input, the second inputs of the first and second triggers are connected to a switch connected to the signal sensor, the output of the first trigger is connected to the first element of the group indication, and the output of the second to the second The indication of the p group is a drawback. A disadvantage of the known device is that it cannot control impulse noise, the level of which is higher than a single HJM level, is lower than zero, since when such signals are received, the display device will register a constant logical zero with impulse noise, the level of which is lower zero level, and a constant logical unit with impulse noise. The aim of the invention is to increase the reliability of the device. The goal is achieved by the fact that the device contains two amplitude limiters, the inputs of which are connected to the output of the voltage level converter and two additional flip-flops, the control inputs of which are connected to the switch output, the installation input of the first additional trigger is connected directly, and the set input of the second additional trigger through the additional element is NOT - Q outputs of the respective amplitude limiters, and the outputs are with additional indicator elements. The drawing shows the functional scheme of the proposed device. The device contains a voltage level converter 1, a HE 2 element, a first trigger 3, a second trigger 4, a group of indicator elements 5, a switch 6, a pulse shaper 7, a first amplitude limiter 8, a second amplitude limiter 9, an additional element HE 10, The target trigger 11, the second additional trigger 12. The device operates as follows. The input signal (for example, a logical level), a voltage level converter 1, goes directly to the first input of the first flip-flop 3 and through the NOT 2 element, inverted, to the first input of the second flip-flop 4. Depending on the position of the switch 6, the device It can work in two modes: in repeat mode and in memory mode. If switch 6 is in the repeat mode position, when the second inputs of both RS-triggers with inverse inputs (flip-flops 3 and 4) receive a zero control signal, then the outputs of the triggers (direct output of the RS flip-flop with inverse inputs) are repeated with inversion of incoming signals to the first inputs of the triggers. And since the signals at the inputs of the flip-flops are inverse to each other, then at the outputs of the flip-flops they are inverse. The indicator element of the group, to which the unit level arrives, lights up, and the other indicator element does not shout. When the input logic level is changed, the burning indicator element goes out and the other light comes on. If switch 6 is in the storage mode, when a single control signal is received at the second inputs of both triggers with inverse inputs (triggers 3 and 4), each of the triggers is set to a steady state corresponding to a single level at its output direct output ), when entering the first input of the zero-level trigger. If there are sequentially variable logic levels in the controlled circuit, both triggers 3 and 4 sequentially store signals (each of them receives a zero level successively, both indicator elements of group 5 are lit and hot until the memory mode is cleared, i.e. until the switch 6 is reset to its original position. The registration of impulse noise, the level of which is higher than one and lower than zero, is carried out in the repeat mode of the switch 6. If there is a constant logical level in the controlled circuit One indicator element of group 5 is lit in both the repetition mode and the memory mode.When there are successive logic levels with a small duty cycle (type of meander) in the monitored circuit, both of the indicator elements of the 5th group in the full wave, in the repetition mode and full light in In the presence of a pulsed noise in the controlled circuit, the level of which is below the zero level, two indicator elements of group 5 register the zero level and the fourth indicator element is lit. The flip-flop 12 is reset by switching the switch 6 to the memory mode. The use of the proposed device allows controlling all types of signals used in digital equipment, any points of digital equipment circuits in dynamics - with real working signals and the presence of impulse noise, the level of which is higher than one. less than zero, do not use for this purpose complex instrumentation. Claims of the invention A display device according to the author. No. 531174, characterized in that, in order to increase the reliability of the device, it contains two amplitude limiters, whose inputs are connected to the output of a voltage level converter and two additional flip-flops, the control inputs of which are connected to the switch output, the setting input of the first additional flip-flop is directly connected , and the installation input of the second additional trigger through additional58818236 тельный элемент НЕ - с выходами соот-Источники информации,The main element is NOT - with outputs according to the Sources of Information, ветствующих ограничителей амплитуды,прин тые во внимание при экспертизеamplitude limiters taken into account during the examination а выходы - с дополнительными индика-1 .Авторское свидетельство СССРand exits - with additional indicas-1. Author's certificate of the USSR торными элементами.№531 74,кл.б 06 К 15/18,1973 (прототип)toric elements.№531 74, kl.b 06 K 15 / 18,1973 (prototype) 11eleven
SU802879933A 1980-02-06 1980-02-06 Indication device SU881823A2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802879933A SU881823A2 (en) 1980-02-06 1980-02-06 Indication device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802879933A SU881823A2 (en) 1980-02-06 1980-02-06 Indication device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU531174 Addition

Publications (1)

Publication Number Publication Date
SU881823A2 true SU881823A2 (en) 1981-11-15

Family

ID=20876546

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802879933A SU881823A2 (en) 1980-02-06 1980-02-06 Indication device

Country Status (1)

Country Link
SU (1) SU881823A2 (en)

Similar Documents

Publication Publication Date Title
SU881823A2 (en) Indication device
SU531174A1 (en) Display device
SU451097A1 (en) Device for stepwise approximation of electrical signals
SU708251A1 (en) Electric power measuring device
SU1705778A1 (en) Probe to check logic device circuits
SU596933A1 (en) Wolsh function generator
SU1081787A2 (en) Voltage-to-time interval converter
SU710024A1 (en) Voltage monitoring arrangement
SU736138A1 (en) Indicator device
SU734625A1 (en) Logic unit testing device
SU1330757A1 (en) Decade counter for heptasegment indicators
SU580648A1 (en) Reversible pulse counter
SU790246A2 (en) Pulse duration selector
SU884119A1 (en) Pulse frequency-to-voltage converter
SU606210A1 (en) Frequency divider with variable division coefficient
SU667966A1 (en) Number comparing device
SU1725144A1 (en) Dc voltage indicator
SU750566A1 (en) Shift register
SU1479934A1 (en) Decoder check unit
SU706844A1 (en) Binary code-to-binary-decimal-sexagecimal code converter
SU855531A1 (en) Digital phase inverter
SU428536A1 (en) GENERATOR OF RANDOM VOLTAGE
SU1751694A1 (en) Two-level signal pulse discriminator
SU1621181A1 (en) Device for dynamic conversion of weight code into segment indicator code
SU1103259A1 (en) Adaptive neuron-like element