SU1103259A1 - Adaptive neuron-like element - Google Patents

Adaptive neuron-like element Download PDF

Info

Publication number
SU1103259A1
SU1103259A1 SU823417129A SU3417129A SU1103259A1 SU 1103259 A1 SU1103259 A1 SU 1103259A1 SU 823417129 A SU823417129 A SU 823417129A SU 3417129 A SU3417129 A SU 3417129A SU 1103259 A1 SU1103259 A1 SU 1103259A1
Authority
SU
USSR - Soviet Union
Prior art keywords
integrator
input
output
inputs
memory
Prior art date
Application number
SU823417129A
Other languages
Russian (ru)
Inventor
Олег Климентьевич Кравцов
Original Assignee
Kravtsov Oleg K
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kravtsov Oleg K filed Critical Kravtsov Oleg K
Priority to SU823417129A priority Critical patent/SU1103259A1/en
Application granted granted Critical
Publication of SU1103259A1 publication Critical patent/SU1103259A1/en

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

1. АДАПТИВНЫЙ НЕЙРОНОПОДОБНЫЙ ЭЛЕМЕНТ, содержащий входные ключи , информационные входы которых  вл ютс  соответствующими входами элемента , а информационные выходы подключены к входам суммирующего интегратора , входные интеграторы по числу входов элемента и преобразователь напр жени  в частоту, выход которого  вл етс  выходом элемента, отличающийс  тем, что, с целью повьшени  точности работы элемента, он содержит интегратор коррекции, интегратор кратковременной пам ти, интегратор длительной пам ти, элемент ИЛИ, зар дно-разр дные цепи, выполненные в виде параллельно включенных диодно-резистивных цепочек , состо щих из последовательно соединенных, резисторов и встречнонаправленных диодов, а также ключи входной пам ти и ключи коррекции по числу входов элемента, подключенные информационными входами через соответствующие зар дно-раэр дные цепи к соответствующим.входам элемента , а информационными выходами к входам соответствуквдих входных интеграторов, выходы которых подсоединены к управл ющим входам входных ключей, входы интеграторов коррекции и кратковременной пам ти соединены с выходом преобразовател  напр жени  в частоту, информационный вход которого подключен к выходу суммирующего интегратора, выход ийтегратора коррекции подсоединен к управл ющим входам ключей коррекци, а первый выход интегратора кратковременной пам ти и выход интегратора длительнойпам ти подключены к соответствующим входам элемента ИЛИ, выход которого соединен с управл ющими входами ключей входной пам ти, информационный вход интегратора длительной пам ти подключен к второму выходу интегратора кратковременной . пам ти. 2.Элемент по п.1, отличающий с   тем, что в нем интегра.тор коррекции содержит блемент аналоговой пам ти, зар дно-разр дную цепь и триггер, выход которого  вл етс  выходом интегратора, а вход соединен с входом элемента аналоговой пам ти и через зар дно-разр дную С .цепь подклЕочен к входу интегратора. 3.Элемент по п. 1, о т л и ч а ю щ и и с   тем, что в нем интегратор кратковременной пам ти содержит элемент аналоговой пам ти, зар дную цепь, выполненную в виде последовательно соединенных резистора и диода , и триггер, выход которого  вл етс  первым выходом интегратора, а вход соединен с входом элемента аналоговой пам ти, с вторым выходом интегратора и через зар дную цепь с его входом. 4.Элемент поп.1, отличаю щ и и с   тем, что в нем интегратор длительной пам ти содержит элемент пам ти, первый и второй триггеры , источник напр жени  и ключ, вход которого подключен к источнику напр жени , управл ющий вход подключен к выходу первого триггера, а выход соединен с входом элемента пам ти и входом второго триггера, выход которого  вл етс  выходом интегратора , вход первого-триггера  вл етс  входом интегра ора.1. ADAPTABLE NEURAL-LIKE ELEMENT, containing input keys whose information inputs are the corresponding inputs of the element, and information outputs are connected to the inputs of a summing integrator, the input integrators on the number of inputs of the element and the voltage to frequency converter whose output is that, in order to increase the accuracy of the element, it contains a correction integrator, a short memory integrator, a long memory integrator, an OR element, a charge-discharge Circuits made in the form of parallel diode-resistive circuits consisting of series-connected resistors and counter-directional diodes, as well as keys of the input memory and correction keys for the number of element inputs, connected by information inputs through the corresponding charge-voltage circuits . the element inputs and information outputs to the inputs of the corresponding input integrators whose outputs are connected to the control inputs of the input keys, the inputs of the correction integrator and the short The modern memory is connected to the output of a voltage to frequency converter, the information input of which is connected to the output of the summing integrator, the output of the correction integrator is connected to the control inputs of the correction keys, and the first output of the integrator of the short-term memory and the output of the integrator long duration are connected to the corresponding inputs of the OR element The output of which is connected to the control inputs of the keys of the input memory, the information input of the integrator of the long-term memory is connected to the second output of the integrator atmodern. memory 2. An element according to claim 1, characterized in that it comprises an integrator of correction, an analog memory element, a charge-discharge circuit and a trigger, the output of which is the integrator output, and the input is connected to the input of the analog memory element and through the charge-discharge circuit C. is connected to the input of the integrator. 3. An element according to claim 1, in which it integrates a short-term memory integrator with an analog memory element, a charging circuit made in the form of a series-connected resistor and a diode, and a trigger the output of which is the first output of the integrator, and the input is connected to the input of the analog memory element, to the second output of the integrator, and through a charging circuit to its input. 4. Element pop. 1, I differ from the fact that in it the long-term memory integrator contains a memory element, the first and second triggers, the voltage source and the key whose input is connected to the voltage source, the control input is connected to the output of the first trigger, and the output is connected to the input of the memory element and the input of the second trigger, the output of which is the integrator output, the first-trigger input is the input of the integrator.

Description

Изобретение относитс  к адаптив ным нейроноподобным элементам, может быть использовано в робототехнике и кибернетике в качестве базо вого элемента при создании адаптив ных и самообучающихс  сетевых управл ющих систем. Известно нейроноподобное устрой ство .содержащее блоки синаптическо проводимости, блоки пространственн временного суммировани  и блок ада тации порога нейрона l . Такое устройство относительно сложно и не обеспечивает корректир ки синаптической проводимости посл обучени . Наиболее близким к изобретению  вл етс  нейроноподобный элемент, содержащий входные интеграторы, вы ходы которых через управл емые входные ключи подключены к входам суммирующего интеграторами выходно преобразователь напр жени  в часто ту 2 . Однако такой элемент не обеспечивает возможности корректировки состо ни  входных ключей и, как следствие, имеет недостаточно высо кую точность. Цель изобретени  - повь иение то ности работы элемента. Поставленна  цель достигаетс  тем, что нейроноподобный элемент, содержащий входные ключи, информац онные входы которых  вл ютс  соответствующими входами элемента, а и формационные выходы подключены к входам суммирующего интегратора, входные интеграторы по числу входов элемента и преобразователь напр же ни  в частоту, выход которого  вл етс  выходом элемента, содержит ин тегратор коррекции, интегратор крат ковременной пам ти, интегратор дли .тельной пам ти, элемент ИЛИ, зар д;но-разр дные цепи, выполненные в ви де параллельно включенных .диоднореэйстивных цепочек, состо щих из последовательно соединенных резисто ров и встречно направленных диодов а также ключи входной пам ти и ключи коррекции по числу входов элемента , подключенные информационными входами через соответствующие зар дно-разр дные цепи к соответств ющим входам элемента, а информационными выходами - к входам соответствующих входны х интеграторов, выходы которых подсоединены к управл ющим входам входных ключей, входы интеграторов коррекции и кратковре менной пам ти соединены с выходом преобразовател  напр жени  в частот информационный вход которого подклю чен к выходу суммирующего интеграто ра, выход интегратора коррекции под соединен к управл ющим входам ключей коррекции, а первый выход интегратора кратковременной пам ти и выход интегратора длительной пам ти подключены к соответствующим входам элемента ИЛИ, выход которого соединен с управл ющими входами ключей входной пам ти, информационный вход интегратора длительной-пам ти подключен к второму выходу интегратора кратковременной пам ти. Интегратор коррекции содержит элемент аналоговой пам ти, -зар дноразр дную цепь и триггер, выход которого  вл етс  выходом интегратора, а вход соединен с входом элемента аналоговой пам ти и через зар дноразр дную цепь подключен к входу ин-тегратора . Интегратор кратковременной пам ти содержит элемент аналоговой пам ти , зар дную цепь, выполненную в виде последовательно соединенных резистора и диода, и триггер, выход которого  вл етс  первым выходом интегратора, а вход соединен с входом элемента аналоговой пам ти, с вторым выходом интегратора и через зар дную цепь с его входом. Интегратор длительной пам ти содержит элемент пам ти, первый и второй триггеры, источник напр жени  и ключ, вход которого подключен к источнику напр жени , управл ющий, вход подключен к выходу первого триггера, а выход соединен с входом элемента пам ти и входом второго триггера, выход которого  вл етс  выходом интегратора, вход первого триггера  вл етс  входом интегратора . На чертеже приведена схема адаптивного нейроноподобного элемента. Элемент содержит входные ключи 1, ключи 2 входной пам ти, ключи 3.коррекции , входные интеграторы 4, пре-, образователь 5 напр жени  в частоту, суммирующий интегратор 6, интегратор 7 коррекции, интегратор 8 кратковременной пам ти, интегратор 9 длительной пам ти, элемент ИЛИ 10, триггер 11 входных интеграторов 4, входы 12,, выход 13, источник 14 напр жени , элемент 15 пам ти (длительной и триггеры 16 и 17 интегратора 9 длительной пам ти, триггер 18, зар дно-разр дную цепь 19 и элемент 20 аналоговой пам ти интегратора 7 коррекции , зар дную цепь 21, триггер 22 и элемент 23 аналоговой пам ти (кpaткoвpeмeнJ oй) интегратора в кратковременной пам ти, ключ 24 интегратора 9 длительной пам ти. Адаптивный нейроноподобный элемент работает следующим образом. , В исходном состо нии элемента ключи 1, 3 и 24 наход тс  в непровод щем состо нии, ключи 2 - в провод щем состо нии. На выходах всехThe invention relates to adaptive neuron-like elements, can be used in robotics and cybernetics as a basic element in creating adaptive and self-learning network control systems. A neuron-like device is known. It contains synaptic conduction blocks, space-time summation blocks, and a neuron threshold l block adaptation block. Such a device is relatively complicated and does not provide for the correction of synaptic conductance after training. Closest to the invention is a neuron-like element containing input integrators, the outputs of which through controlled input keys are connected to the inputs of integrators summing the output voltage converter to a frequency of 2. However, such an element does not provide the possibility of adjusting the state of the input keys and, as a result, it does not have a sufficiently high accuracy. The purpose of the invention is to increase the workability of the element. The goal is achieved by the fact that a neuron-like element containing input keys, whose information inputs are the corresponding inputs of the element, and the formation outputs are connected to the inputs of the summing integrator, the input integrators on the number of inputs of the element and the transducer are element output, contains the correction integrator, the integrator of the short-term memory, the integrator of the long-body memory, the element OR, charge; but the discharge circuits made parallel to the Dioderivative chains, consisting of series-connected resistors and oppositely directed diodes, as well as input memory keys and correction keys for the number of element inputs, connected by information inputs through the corresponding charge-discharge circuits to the corresponding element inputs, and - to the inputs of the corresponding input integrators, the outputs of which are connected to the control inputs of the input keys, the inputs of the correction integrator and the short-term memory are connected to the output of the transducer The voltage body in the frequency information input of which is connected to the output of the summing integrator, the output of the correction integrator is connected to the control inputs of the correction keys, and the first output of the integrator of short-term memory and the output of the integrator of the long-term memory connected to the control inputs of the keys of the input memory, the information input of the long-memory integrator is connected to the second output of the integrator of the short-term memory. The correction integrator contains an analog memory element, a charger and a trigger, the output of which is the integrator's output, and the input is connected to the input of the analog memory element and through the charge circuit is connected to the input of the integrator. The short-term memory integrator contains an analog memory element, a charging circuit made in the form of a series-connected resistor and a diode, and a trigger, the output of which is the first output of the integrator, and the input is connected to the input of the analog memory element, with the second output of the integrator and through charge circuit with its input. The continuous memory integrator contains a memory element, first and second triggers, a voltage source and a key whose input is connected to a voltage source, a control one, the input is connected to the output of the first trigger, and the output is connected to the input of the memory element and the second trigger input whose output is the integrator output, the first trigger input is the integrator input. The drawing shows a diagram of an adaptive neuron-like element. The element contains input keys 1, keys 2 input memory, keys 3. correction, input integrators 4, pre-generator voltage 5 to frequency, summing integrator 6, integrator 7 correction, integrator 8 short-term memory, integrator 9 long-term memory , element OR 10, trigger 11 input integrators 4, inputs 12 ,, output 13, voltage source 14, memory element 15 (long and triggers 16 and 17 of integrator 9 long memory, trigger 18, charge-discharge circuit 19 and element 20 of analog memory of integrator 7 correction, charging circuit 21, trigger 22, and ele An analogue memory 23 (short-lived) of the integrator in the short-term memory, a long-term memory key 24 of the integrator 9. The adaptive neuron-like element works as follows. In the initial state of the element, the keys 1, 3 and 24 are in a non-conducting state, the keys 2 are in the conducting state. At the outputs of all

триггеров 11, 16, 17, 18 и 22 низкий уровень, т.е. логический ноль.Triggers 11, 16, 17, 18 and 22 are low, i.e. logical zero.

Зар дно-разр дна  цепь 19 интегратора 7 коррекции обеспечивает зар д до уровн  срабатывани  триггера 18 за 2-3 самых редких импульса и разр д до уровн  отпускани  - за 2-3 периода между ними.The charge-discharge circuit 19 of the integration integrator 7 provides a charge up to the trigger level of trigger 18 in 2-3 rarest pulses and a discharge to the release level — for 2-3 periods in between.

Зар дна  цепь 21 обеспечивает зар д элемента 23 пам ти за 10-20 редких импульсов до уровн  срабатывани  триггера 22 и за -50-100 - до уровн  срабатывани  триггера 16. Врем  разр да элемента 23 пам ти определ етс  токами утечки и на несколько пор дков больше времени зар да . Charging circuit 21 provides charge for memory element 23 in 10–20 rare pulses up to the trigger level of trigger 22 and –50–100 to the trigger level of trigger 16. Memory cell 23 discharge time is determined by leakage currents and for several DKOV more charge time.

Входные зар дно-разр дные цепи 19 обеспечивают зар д элементов пам ти входных интеграторов 4 за 10-20 редких импульсов до уровн  срабатывани  триггеров 11 и разр д до уровн  отпускани  - за 10-20 периодов между ними.The input charge-discharge circuits 19 provide the charge of the memory elements of the input integrators 4 for 10–20 rare pulses to the trigger level 11 and the discharge to the release level for 10–20 periods between them.

Зар дно-разр дные цепи 19 обеспечивают зар д и разр д элементов пам ти через ключи 3 за врем  в 1020 раз больше, чем через ключи 2.The charge-discharge circuits 19 provide the charge and discharge of the memory elements through the keys 3 over a time 1020 times more than through the keys 2.

Триггеры 11, 17 и 16 срабатывают, т.е. выдают сигнал логической единицы , при уровне входного, сигнала примерно 0,8 уровн  единицы, а сбрасываютс , т.е. выдают сигнал логического нул , при уровне сигнала ниже логического нул .Triggers 11, 17 and 16 work, i.e. give a signal of a logical unit, at the input level, a signal of about 0.8 level of a unit, and are reset, i.e. give a logical zero signal, when the signal level is below a logical zero.

Триггер 22 срабатывает при достижении 0,5 уровн  логической единицы. Отпускание происходит подобно отпусканию триггеров 11. Преобразователь 5 напр жени  в частоту имеет зону нечувствительности, а в оставшейс  части рабочего диапазона вырабатывает импульсы с частотой, пропорциональной сигналу управлени .Trigger 22 is triggered when a level of 0.5 is reached. Release is similar to releasing triggers 11. The voltage-to-frequency converter 5 has a dead zone, and in the remaining part of the operating range it produces pulses with a frequency proportional to the control signal.

Входы 12 элемента.обычно подключены к выходам таких же элементов, поэтому на них подаютс  импульсные сигналы в диапазоне частот (0,35+ +1,00)F-M посто нной длительности и амплитуды. Между собойвходные импульсы не синхронизированы.The inputs 12 of the element. Are usually connected to the outputs of the same elements, so they receive pulse signals in the frequency range (0.35 + +1.00) of F-M of constant duration and amplitude. Between the input pulses are not synchronized.

В зависимости от назначени  элемента резисторы на входах суммирующего интегратора 6 подбираютс  таким образом, чтобы сигналы проходили через элемент при наличии сигналов хот  бы на одном, двух или большинстве входов.Depending on the purpose of the element, the resistors at the inputs of summing integrator 6 are selected so that the signals pass through the element if there are signals at least at one, two, or most of the inputs.

Импульсы, поступающие на выходы 12, вызывают рост напр жени  на накопител х входных интеграторов 4 до тех пор, пока не сработают триггеры 11 и не. переведут ключи 1 в провод щее состо ние.The impulses arriving at the outputs 12 cause the voltage to increase at the accumulators of the input integrators 4 until the triggers 11 are triggered. translate keys 1 into conductive state.

Импульсы с входов 12 поступают через ключи 1 на входы суммирующегоThe pulses from the inputs 12 are received through the keys 1 to the inputs of the summing

интегратора 6, на его выходе вырабатываетс  напр жение, которое обуславливает по вление импульсов некоторой частоты на выходе 13. Эта частота зависит от количества и частоты входных сигналов. После сн ти  сигналов на входах 12 сигналы на выходе 13 через врем  задержки также исчезают .integrator 6, a voltage is generated at its output, which causes the appearance of pulses of a certain frequency at output 13. This frequency depends on the number and frequency of the input signals. After the signals are removed at the inputs 12, the signals at the output 13 also disappear after a delay time.

По вление сигналов на выходе 13 вызывают рост напр жени  на элементах 20 и 23 пам ти. В том случае, если врем  генерировани  сигналов на выходе 13 было достаточно длительным , что  вл етс  признаком прохождени  через элемент потока рабочей информации , то срабатывает прежде всего триггер 22, который через элемент ИЛИ 10 переводит ключи 2 в непровод щее состо ние, чем обеспечивает запоминание состо ни  входов элемента по крайней мере на врем  разр да элемента 23 пам ти. ,The appearance of signals at output 13 causes an increase in voltage on memory elements 20 and 23. In that case, if the time of generating signals at output 13 was long enough, which is a sign of passage through the working information flow element, then first of all the trigger 22 is triggered, which through the element OR 10 puts the keys 2 into a non-conducting state, which ensures the state of the inputs of the element at least at the time of the discharge of the memory element 23. ,

Те входы 12 элемента, на которых не было достаточно интенсивных сигналов , остаютс  отключенными от входов суммирующего интегратора 6, а элементы пам ти соответствугадих входных интеграторов 4 остаютс  незар женными .Those inputs 12 of the element on which there were no sufficiently intense signals remain disconnected from the inputs of summing integrator 6, and the memory elements of the corresponding input integrators 4 remain uncharged.

Триггеры 11 после включени  с помощью собственных цепочек резисторов , поддерживающих напр жение выше уровн  отпускани , станов тс  на самоблокировку.The triggers 11, after being turned on, with their own chains of resistors that maintain the voltage above the release level, become self-blocking.

Однако в дальнейшем, при передаче через элемент, наход щийс  в состо нии пам ти, некоторой информации возможна незначительна  коррекци  состо ни  входов.However, in the future, when passing through an element that is in the state of memory, some information may be slightly corrected the state of the inputs.

Это происходит в том случае, если в режиме пам ти почти через все включенные входы проход т сигналы.This happens if, in memory mode, signals pass through almost all enabled inputs.

При этом срабатывает триггер 18 и переводит ключи 3 в провод щее состо ние . Если оказалось, что при перйичном запоминании один-два входа были включены или не включены неправильно , то через соответствующие зар дно-разр дные цепи 19 обеспечиваетс  возможность откорректировать эту ошибку, но дл  этого нужно уже значительно больше времени.This triggers the trigger 18 and switches the keys 3 to the conducting state. If it turned out that during the initial memorization one or two inputs were turned on or not switched on incorrectly, then through the corresponding charge-discharge circuits 19 it is possible to correct this error, but this requires much more time.

В том случае, если через элемент передаютс  сигналы настолько долго, что срабатывает триггер 16 интегратора 9 длительной пам ти, то с помощью ключа 24 к источнику 14 напр жени  . подключаетс  элемент 15 длительной пам ти. В результате обеспечиваетс  весьма длительное запоминание рабочего состо ни  элемента.In the event that signals are transmitted through the element for such a long time that the trigger 16 of the integrator 9 of the long-term memory is triggered, then using the key 24 to the voltage source 14. a continuous memory element 15 is connected. As a result, a very long memorization of the working state of the element is ensured.

Однако при длительном неиспользовании элемента в рабочих каналах передачи информации, что свидетельствует о ненадобнодти созданной цепи и. элемент 23 кратковременной пам ти и,|В конце концов, элемент 15 длительной пам ти разр жаютс  до уровн  отпускани . Таким образом, обеспечиваетс  возврат элемента в исходное состо ние,.а ненужна  информаци  стираетс .However, with long-term non-use of the element in the working channels of information transfer, which indicates the need for a created chain and. the short-term memory element 23 and, | Finally, the long-term memory element 15 is discharged to the release level. In this way, the element is returned to its original state, and unnecessary information is erased.

Предлагаемый адаптивный нейроноподобный элемент обеспечивает накопление и передачу информации, запоминание , коррекцию и возврат в исходное состо ние.The proposed adaptive neuron-like element provides for accumulation and transmission of information, memorization, correction, and return to the initial state.

LL

1212

II

11 JT11 JT

23 23

16 JT16 JT

It It

;.:;.:

SISI

1212

{1{one

Claims (4)

1. АДАПТИВНЫЙ НЕЙРОНОПОДОБНЫЙ ЭЛЕМЕНТ, содержащий входные ключи, информационные входы которых являются соответствующими входами элемента, а информационные выходы подключены к входам суммирующего интегратора, входные интеграторы по числу входов элемента и преобразователь· напряжения в частоту, выход которого является выходом элемента, отличающийся тем, что, с целью повышения точности работы элемента, он содержит интегратор коррекции, интегратор кратковременной памяти, интегратор длительной памяти, элемент ИЛИ, зарядно-разрядные цепи, выполненные в виде параллельно включенных диодно-резистивных цепочек, состоящих из последовательно соединенных, резисторов и встречнонаправленных диодов, а также ключи входной памяти и ключи коррекции по числу входов элемента, подключенные информационными входами через соответствующие зарядно-разрядные цепи к соответствующим входам элемента, а информационными выходами к входам соответствующих входных интеграторов, выходы которых подсоединены к управляющим входам входных ключей, входы интеграторов коррекции и кратковременной памяти соединены с выходом преобразователя напряжения в частоту, информационный вход которого подключен к выходу суммирующего интегратора, выход ин 'тегратора коррекции подсоединен к управляющим входам ключей коррекци». а первый выход интегратора кратковременной памяти и выход интегратора длительной’памяти подключены к соответствующим входам элемента ИЛИ, выход которого соединен с управляющими входами ключей входной памяти, информационный вход интегратора длительной памяти подключен к второму выходу интегратора кратковременной . памяти.1. ADAPTIVE NEURAL-LIKE ELEMENT, containing input keys, the information inputs of which are the corresponding inputs of the element, and the information outputs are connected to the inputs of the summing integrator, input integrators by the number of inputs of the element and the voltage · frequency converter, the output of which is the output of the element, characterized in that , in order to improve the accuracy of the element, it contains a correction integrator, a short-term memory integrator, a long-term memory integrator, an OR element, charge-discharge circuits, made in the form of parallel-connected diode-resistive circuits consisting of series-connected resistors and counter-directional diodes, as well as input memory keys and correction keys for the number of element inputs, connected by information inputs through the corresponding charge-discharge circuits to the corresponding inputs of the element, and information outputs to the inputs of the corresponding input integrators, the outputs of which are connected to the control inputs of the input keys, the inputs of the correction integrators and short-term memory These are connected to the output of the voltage-to-frequency converter, the information input of which is connected to the output of the summing integrator, the output of the correction integrator is connected to the control inputs of the correction keys. " and the first output of the short-term memory integrator and the output of the long-term memory integrator are connected to the corresponding inputs of the OR element, the output of which is connected to the control inputs of the keys of the input memory, the information input of the long-term memory integrator is connected to the second output of the short-term integrator. memory. 2. Элемент по п.1, отличающий с я тем, что в нем интегратор коррекции содержит Элемент аналоговой памяти, зарядно-разрядную цепь и триггер, выход которого является выходом интегратора, а вход соединен с входом элемента аналоговой памяти и через зарядно-разрядную .цепь подключен к входу интегратора.2. The element according to claim 1, characterized in that the correction integrator contains an analog memory element, a charge-discharge circuit and a trigger, the output of which is the output of the integrator, and the input is connected to the input of the analog memory element through the charge-discharge. the circuit is connected to the input of the integrator. 3. Элемент поп. 1, отлича ю щ и й с я тем, что в нем интегратор кратковременной памяти содержит элемент аналоговой памяти, зарядную цепь, выполненную в виде последовательно соединенных резистора и диода, и триггер, выход которого является первым выходом интегратора, а вход соединен с входом элемента аналоговой памяти, с вторым выходом интегратора и через зарядную цепь с его входом.3. The element of pop. 1, characterized in that the short-term memory integrator contains an analog memory element, a charging circuit made in the form of a resistor and a diode connected in series, and a trigger, the output of which is the first output of the integrator, and the input is connected to the input of the element analog memory, with the second output of the integrator and through the charging circuit with its input. 4. Элемент по п.1, отличающийся тем, что в нем интегратор длительной памяти содержит элемент памяти, первый и второй триггеры, источник напряжения и ключ, вход которого подключен к источнику напряжения, управляющий вход подключен к выходу первого триггера, а выход соединен с входом элемента па иияА. ИимА о со ьэ сл. о мяти и входом второго триггера, вы>4. The element according to claim 1, characterized in that the long-term memory integrator contains a memory element, first and second triggers, a voltage source and a key whose input is connected to a voltage source, the control input is connected to the output of the first trigger, and the output is connected to the input of the element IIMA about mint and the input of the second trigger, you> ход которого является выходом интегратора, вход первого триггера является входом интегратора.whose course is the output of the integrator, the input of the first trigger is the input of the integrator.
SU823417129A 1982-04-05 1982-04-05 Adaptive neuron-like element SU1103259A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823417129A SU1103259A1 (en) 1982-04-05 1982-04-05 Adaptive neuron-like element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823417129A SU1103259A1 (en) 1982-04-05 1982-04-05 Adaptive neuron-like element

Publications (1)

Publication Number Publication Date
SU1103259A1 true SU1103259A1 (en) 1984-07-15

Family

ID=21004575

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823417129A SU1103259A1 (en) 1982-04-05 1982-04-05 Adaptive neuron-like element

Country Status (1)

Country Link
SU (1) SU1103259A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 647699, кл. G 06 G 7/60, 1976. 2. Авторское свидетельство СССР № 283700, кл. G 06 G 7/60, 1970 (прототип) . *

Similar Documents

Publication Publication Date Title
SU1103259A1 (en) Adaptive neuron-like element
US3366948A (en) Reference level zero adjuster for analog to digital converter
GB1285937A (en) Feedback coders
US2780409A (en) Binary accumulator circuit
SU1195441A1 (en) Selector of pulses with respect to interval between them
SU1067512A1 (en) Time-pulse function generator
SU708251A1 (en) Electric power measuring device
SU1117656A2 (en) Element with adjustable conductance
SU978316A1 (en) Random signal generator
SU437047A1 (en) DC amplifier
SU141771A1 (en) Electronic circuit for algebraic summation of continuous information given in pulse frequency form
SU744684A1 (en) Pseudorandom signal generator
SU881823A2 (en) Indication device
SU836794A1 (en) Analogue-digital converter
SU987811A2 (en) Analogue signal to time interval converter
SU1035793A2 (en) Binary code to time interval converter
SU1202042A1 (en) Pulse shaper
SU968844A1 (en) Lighting simulating device
SU1034185A1 (en) Analog gate
SU368627A1 (en) DEVICE FOR AUTOMATIC DEFINITION OF OPTIMAL PARAMETERS OF THRESHOLD ELEMENT
SU832601A1 (en) Analogue storage
SU1451831A1 (en) Shaper of frequency-modified signals
SU364942A1 (en) HYBRID FUNCTIONAL TRANSFORMER
SU373881A1 (en) DEVICE FOR MEASURING NUMBER OF PULSES
SU1072029A2 (en) Power control device