SU879583A1 - Device for number comparison - Google Patents

Device for number comparison Download PDF

Info

Publication number
SU879583A1
SU879583A1 SU792843560A SU2843560A SU879583A1 SU 879583 A1 SU879583 A1 SU 879583A1 SU 792843560 A SU792843560 A SU 792843560A SU 2843560 A SU2843560 A SU 2843560A SU 879583 A1 SU879583 A1 SU 879583A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
tunable
input
bit
equal
Prior art date
Application number
SU792843560A
Other languages
Russian (ru)
Inventor
Рубен Сумбатович Алумян
Овсеп Андраникович Шагинян
Грачик Сумбатович Алумян
Original Assignee
Предприятие П/Я Р-6509
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6509 filed Critical Предприятие П/Я Р-6509
Priority to SU792843560A priority Critical patent/SU879583A1/en
Application granted granted Critical
Publication of SU879583A1 publication Critical patent/SU879583A1/en

Links

Landscapes

  • Logic Circuits (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ЧИСЕЛ Изобретение относитс  к области автоматики и цифровой вычислительной техники и может использоватьс  дл  сравнени  по модулю двоичных чисел с наперед известной двоичной константой с получением результатов сравнени  в виде признаков больше или меньше или равно, Известно устройство сравнени  по модулю двоичного числа с двоичной константой, при функционировании которого сравниваемые числа представл ю с  в последовательном коде. Оно содер жит счетчик с подключенным к его выходу дешифратором кода константы pj. Недостатком этого устройства  вл етс  малое быстродействие, обусловленное последовательным представление информации . Наиболее близким техническим решением к изобретению  вл етс  устройство дл  сравнени  по модулю двоичных чисел с выработкой признаков больше или меньше или равно, содержащее регистры сравниваемых чисел и комбинационные  чейки поразр дного сравнени  которые входами подключены к выходам регистров, а выходами - К элементу Недостатком этого устройства  вл етс  его сложность при сравнении двоичных чисел с двоичной константой, так как в каждой из комбинационных  чеек поразр дного сравнени  предусмотрены элементы дл  распознавани  цифр соответствующего разр да обоих сравниваемых чисел. Целью изобретени   вл етс  упрощение устройства. Эта цель достигаетс  тем, что в устройстве дл  сравнени  чисел, содержащем П - разр дный регистр и узел анализа, состо щий из элемента И и (л -1) перестраиваемых элементов И/ИЛИ, информационные входы устройства соединены со входами регистра, выход первого разр да регистра соединен с первым входом элемента И, выход каждого i -го разр да регистра , где 2,3,... п подключен к первому входу (, -1)-го перестраиваемого элемента И/ИЛИ,выход элемента И соединен со вторым входом первого перестраиваемого элемента И/ИЛИ, а выход каждого j-го перестраиваемого элемента И/ИЛИ, где j 1,2... (п -2) подключен ко второму входу (J +1)-го перестраиваемого элемента И/ИЛИ, второй вход элемента И и входы настройки пepecтpaивae a Ix .. элементов И/ИЛИ соединены с управл ющида входами устройства, выходом которого  вл етс  выход (п ) -го элемента И/ИЛИ. Пусть задана некотора  ft -разр дна  константа С, С С представленна  в пр мом двоичном коде, т.е кажда  иэ разр дных С; , где i равно 1,2,... У1 заведомо известна ,и равна либо нулю, либо единице. Требуетс  найти такую булеву функцию п переменныхci jd5,... Л, котора  принимает единичное значение, если двоич ное число больше по модулю констаиы CniCri j, ... С и нулевое - в против ном случае, т.е. r jecAVt 4«Оп-1...)Сп-1,-,f %(Ма--- « |р,есл« с1„ат1-п---«1 Сг1 --- 1 Положим, что дл  (п -1) - разр д ного двоичного числа така  булева функци  (п -1) переменных найдена, т.е. найден алгоритм, позвол ющий дл  любой (и -1)- разр дной двоичной ; константы С,Сп...С,сиитезировать булеву функцию Чл( ,й(,... c(n--t) такую, что П.СЛмаум Оп-аг-Л Сп г-Р HWi lviP - kecA«d,,a..,cJ,4(n-,,... С целью выражени  функции Ч через функцию Ч. рассмотрим два случа  1) CYI равна нулю, т.е. цифра, сто ща  в старшем разр де константы равна нулю. Очевидно, что число ctv, Qfl-ii- будет больше константы П i n-J--i только тогда, когд ( равно единице или число й.,cij,.(j|.. больше константы С. С п-п ... или когда последние два усйови  вьшолн ю с  одновременно. Следовательно можно утверждать, что функци  (,(0.- ) равна единице тогда и только тогда, когда либо q равно единице, либо функци  4n-i(ct.7,...,c/n-ij равна единице,(что следует из опре .8 . 4 делени  функции же когда указанные услови  выполн ютс  одновременно . Таким образом, если Cti равно нулю , справедливо . Ч„(а,,..,ап апМЧп.(а,...,а„,,) 2)Cf равно единице, т.е. цифра, , сто ща  в старшем разр де константы, равна единице. Аналогично предыдущему можно показать, что в этом случае справедливо Ч„(Й,,...,а„).Да,) И наконец, остаетс  определить функцию Ч(.а(}. Очевидно, что она тожС равдественно равна нулю, если на единице(поскольку ни при каком d ,невозможно вьшолнение неравенства больше С,) и равна d. . г раопа. U-f f С| , равно нулю. Таким образом, булева функци  fv-1 однозначно определ етс  рекуррентным соотношением .(ч,..,ап.),если Сп«0 ,AVl(ai,...,0y,..),fctNM С„«1 - т и i i Ч:: еслм tx,i Какв вствует из полученнод о соотношени , окончательное выражение, определ ющее функцию Vj, получаетс  последовательным заданием функций tt-2.i если ввести операцию Ь , (где г больше или равно двум меньше или равнофредставл ющую собой операцию V , если С равно , операцию Л - в противном случае, то полученное .рекуррентное; соотношение можно будет записать в %t«t|)el21., m-jCd flr -.-rOn-i Если .аналогично представить%.,...V(| то функцию Чу можно задать в виде %(a.,aa,...,sh((a,.(d4Ll(i/.(ci)), . более удобном дл  непосредственного использовани . Функциональна  с&ема устройства представлена на чертеже. Устройство содержит г1 -разр дный регистр 1, информационные входы 2, узел анализа 3 и устройства. Узел анализа 3 состоит из элемента И 5 и (п -1J перестраиваемых эле-i ментов И/ШШ 6-1 - ( Второй вход элемента И 5, а также входы.(54) DEVICE FOR COMPARING NUMBERS The invention relates to the field of automation and digital computer technology and can be used for comparing modulo binary numbers with a pre-known binary constant to produce comparison results in the form of signs greater or less than or equal to. Comparison device modulo a binary number is known. with a binary constant, during the operation of which the compared numbers are represented with in a sequential code. It contains a counter with the decoder of the constant code pj connected to its output. A disadvantage of this device is the low speed due to the consistent presentation of information. The closest technical solution to the invention is a device for comparing modulo binary numbers with feature generation greater or less than or equal to, containing registers of compared numbers and bitwise comparison combinational cells that are connected to the outputs of registers by the outputs, and outputs to the element. Its complexity when comparing binary numbers with a binary constant, since elements for recognizing digits are provided in each of the bitwise comparison combining cells. the corresponding bit of both compared numbers. The aim of the invention is to simplify the device. This goal is achieved by the fact that in a device for comparing numbers, containing a P - bit register and an analysis node consisting of the element And and (l -1) tunable elements AND / OR, the device information inputs are connected to the register inputs, the output of the first bit yes the register is connected to the first input of the AND element, the output of each i-th register bit, where 2.3, ... n is connected to the first input of the (, -1) -th tunable element AND / OR, the output of the AND element is connected to the second the input of the first tunable element AND / OR, and the output of each j-th tunable of the AND / OR element, where j 1,2 ... (n -2) is connected to the second input (J +1) of the tunable element AND / OR, the second input of the AND element and the input settings of the pre-aae a Ix .. AND / OR connected to the control inputs of the device, the output of which is the output of the (n) -th element AND / OR. Let some f-bit bottom be given; the constant C, C C is represented in the forward binary code, that is, each bit of C; where i is equal to 1,2, ... Y1 is known, and is equal to either zero or one. It is required to find such a Boolean function with n variables ci jd5, ... L, which takes a single value if the binary number is greater in modulus of CniCri j, ... C and zero - otherwise, i.e. r jecAVt 4 "Op-1 ...) Cn-1, -, f% (Ma ---" | p, esl "c1" at1-n --- "1 Cr1 --- 1 Put length ( n -1) is the bit binary number of such a Boolean function (n -1) of the variables found, i.e., an algorithm is found that allows for any (and -1) bit binary; the constants C, Cn ... C , siittirovat Boolean function CL (, th (, ... c (n - t)) such that P. SLmaum Op-ag-L Cn. Mr. HWi lviP - kecA «d ,, a .., cJ, 4 (n - ,, ... In order to express the function H through the function H. we consider two cases 1) CYI is zero, i.e. the number standing in the highest order of the constant is zero. Obviously, the number ctv, Qfl- ii- will be greater than the constant П i nJ - i only when (is equal to one or the number of y., cij,. (j | .. is greater than the constant C. C pn ... or when the last two terms are at the same time. Therefore, it can be argued that the function (, (0.-) is equal to one if and only if either q is equal to one or the function 4n-i (ct.7, ..., c / n-ij is equal to one, (which follows from definition. 8. 4 divisions of the function when specified conditions performed simultaneously. So, if cti is zero, fair. H „(a ,, .., an APHCP. (A, ..., a„ ,,) 2) Cf is equal to one, i.e. the digit, standing in the highest order of a constant, is equal to one. By analogy with the previous one, it can be shown that in this case it is true „" (Й, ..., a "). Yes,) And finally, it remains to define the function (.a (}. Obviously, it also equals zero if on one (since for any d, inequality cannot be greater than C,) and is equal to d ... g raop. Uf f С |, is equal to zero. Thus, the Boolean function fv-1 is uniquely determined by the recurrence relation (h ,. ., ap.), if Cn "0, AVl (ai, ..., 0y, ..), fctNM C" 1 - t and ii P :: Iflm tx, i As it comes from the resulting ratio, the final expression defining the function Vj is obtained by sequentially specifying the functions tt-2.i if you enter operation b, (where r is greater than or equal to two less than or equivalent to operation V, if C is equal, operation L is otherwise, then the resulting recurrent; the ratio can be written in% t "t |) el21., m-jCd flr -.- rOn-i If. is analogous to%, ..., V (| then the Chu function can be specified as% (a., aa, ..., sh ((a,. (d4Ll (i /. (ci)), more convenient for direct use. Functional with & device shown in the drawing. The device contains r1-bit register 1, information inputs 2, analysis node 3 and devices. The analysis node 3 consists of the element And 5 and (n -1J tunable elements i / ШШ 6-1 - (The second input of the element 5 and as well as the inputs.

Claims (2)

Формула изобретенияClaim Устройство для сравнения чисел, содержащее и - разрядный регистр иA device for comparing numbers, containing and - bit register and 5 узел анализа, состоящий из элемента И и (п-1) перестраиваемых элементов И/ИЛИ, причем информационные входы устройства соединены со входами регистра , отличающееся тем, 10 что, с целью упрощения устройства; в нем выход первого разряда регистра соединен с первым входом элемента И, выход каждого ΐ - го разряда регистра, где 1=2,3,,.. h подключей5 analysis node, consisting of an AND element and (p-1) tunable AND / OR elements, moreover, the information inputs of the device are connected to the inputs of the register, characterized in that 10, in order to simplify the device; in it, the output of the first bit of the register is connected to the first input of the element AND, the output of each ΐth bit of the register, where 1 = 2,3 ,, .. h 15 к первому входу (i -1)- го перестраиваемого элемента И/ИЛИ * выход элемента И соединен со вторым входом первого перестраиваемого элемента И/ИЛИ, а выход каждого J -го пере20 страиваемого элемента И/ИЛИ, где J=15 to the first input of the (i -1) th tunable AND / OR element * the output of the And element is connected to the second input of the first tunable AND / OR element, and the output of each Jth tunable AND / OR element, where J = 1,2,.,. (и -2), подключен ко второму входу (j +1)- го перестраиваемого элемента И/ИЛИ, второй вход элемента И и входы настройки перестраиваемых1,2,.,. (and -2), connected to the second input (j +1) of the tunable AND / OR element, the second input of the AND element and the tunable tuning inputs 25 элементов И/ИПИ соединен с управляющими входами устройства,выходом которого является выход (ft-У - го элемента И/ИЛИ.2 5 AND / IPI elements are connected to the control inputs of the device, the output of which is the output (ft-U - th AND / OR element.
SU792843560A 1979-11-21 1979-11-21 Device for number comparison SU879583A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792843560A SU879583A1 (en) 1979-11-21 1979-11-21 Device for number comparison

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792843560A SU879583A1 (en) 1979-11-21 1979-11-21 Device for number comparison

Publications (1)

Publication Number Publication Date
SU879583A1 true SU879583A1 (en) 1981-11-07

Family

ID=20860922

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792843560A SU879583A1 (en) 1979-11-21 1979-11-21 Device for number comparison

Country Status (1)

Country Link
SU (1) SU879583A1 (en)

Similar Documents

Publication Publication Date Title
US4706299A (en) Frequency encoded logic devices
SU879583A1 (en) Device for number comparison
US4860241A (en) Method and apparatus for cellular division
US5920496A (en) High speed correlator using up/down counter
SU1418731A1 (en) Device for rearrangement of natural number series and zero
SU1444748A1 (en) Device for comparing numbers
SU1238056A1 (en) Device for comparing n-bit binary numbers
SU739522A1 (en) Code converter
SU962915A1 (en) Gray code to binary code converter
SU1254475A1 (en) Device for transforming coordinates
SU1388995A1 (en) Device for converting binary numbers to binary decimal numbers and backwards
SU1206960A1 (en) Binary code-to-binary-coded decimal code converter
SU815769A2 (en) Fixed storage
SU980091A1 (en) Number comparing device
SU1097999A1 (en) Device for dividing n-digit numbers
SU739509A1 (en) Digital functional converter
SU572781A1 (en) Radix converter of binary-decimal numbers into binary numbers
SU1432784A1 (en) Converter of binary code to residual class system code
RU1802409C (en) Reversible counter
SU1056180A1 (en) Device for comparing parallel codes of numbers
SU1571579A1 (en) Device for division binary numbers by three
SU1171784A1 (en) Multiplier
SU1016780A1 (en) Device for decimal number multiplication
SU1653154A1 (en) Frequency divider
SU451199A1 (en) Frequency divider with automatically variable division factor