SU866758A2 - Устройство дл контрол качества канала св зи - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ КАЧЕСТВА КАНАЛА СВЯЗИ

Изобретение относитс  к радиотехнике и может использоватьс  в системах передачи данных. По основному.авт.св. 634463 известно устройство дл  контрол  ка честна канала св зи, содержащее ко паратор, первый вход которого соедин с выходом интегратора, второй вход с первым выходом хронизатора, счетчик информационных символов, выход которого подключен к первым входам первого и второго элементов сравнени  соответственно, элемент задержк и элемент ИЛИ, при этом второй выхо хронизатора подключен к вторым входам первого и второго элементов сра нени , выход каждого из которых подключен к соответствующим входам элемента ИЛИ и входу элемента задер ки, выход которого подключен к первому входу счетчика информационных символов, второй вход которого соединен с выходом компаратора. Однако в известном устройстве не достаточна  точность контрол . Цель изобретени  - повышение точ ности контрол . Дл  достижени  поставленной цели в устройство дл  контрол  качества канала св зи, содержащее компаратор первый вход которого соединен с выходом интегратора, второй вход с первым выходом хронизатора, счетчик информационных символов, выход которого подключен к первым входам первого и второго элементов сравнени  соответственно, элемент задержки и элемент ИЛИ, при этом второй выход хронизатора подключен к вторым входам первого и второго элементов сравнени , выход каждого из которых подключен к соответствующим входам элемента ИЛИ и входу элемента задержки , выход которого подключен к первому входу счетчика информационных символов, второй вход которого соединен с выходом компаратора, введен блок анализа временных искажений, содержащий первый пороговый блок и последовательно соединенные второй пороговый блок, инвертор, элемент И, счетчик ошибок и блок сравнени , причем первые входы пороговых блоков объединены и соединены с выходом интегратора, вторые входы пороговых блоков объединены и соединены с первым выходом хронизатора,второй выход которого соединен с другим входом блока сравнени , выход которого соединен с дополнительным входом элемента ИЛИ, выход элемента задержки соединен с другим входом счетчика ошибок, а выход первого порогового блока соединен с другим входом элемента И.

. На чертеже изображена структурна  электрическа  схема предлагаемого устройства.

Устройство содержит компаратор If интегратор 2, хронизатор 3, счетчик 4, элементы 5 и 6 сравнени , элемент 7 задержки, элемент ИЛИ 8, блок 9 анализа временных искажений, содержащий пороговые блоки 10 и 11, инвертор 12, элемент И 13, счетчик 14 ошибок, блок 15 сравнени .

Устройство работает следующим образом.

На вход интегратора 2 поступает аддитивна  смесь бинарного сигнала с шумом. Интегрированное напр жение поступает на компаратор 1, который с определенной частотой опрашиваетс  сигналом с выхода хронизатора 3. Есл во врем  опроса сигнал с интегратора 2 превышает порог, то вырабатываетс  сигнал, который записывает единицу в счетчик 4 информационных символов. Выходы счетчика 4 соединены с элементами 5 и 6 сравнени . Один из них определ ет максимально допустимое, другой - минимально допустимое значение счетчика 4. Граничные значени  счетчика определ ютс  на основании известного количества информационных символов на определенном промежутке времени. Опрос элементов 5 и 6 сравнени  производитс  сигналом с выхода хронизатора 3. Этим же сигналом, зад жанньгм на врем  срабатывани  элементов 5 и б сравнени ,производитс  опрос счетчика 4.. Сигнал с выходов элементов 5 и 6 сравнени  поступает на вход элемента ИЛИ 8. Одновременно с анализом количества информационных импульсов производитс  контроль их временных искажений, ocyщecтвл e ый каналом временных искажений. Сигналы с выхода интегратора 2 в моменты, определ елеле хронизатором 3, сравниВсоотс  iC порогами пороговых блоков 10 и 11. У первого порогового блока 10 величина порога выбираетс  ниже на некоторую величину ли относительно nqpora, выставленного в компараторе , а у второго порогового . блокзг 11 - выше на величину ди, интервал мезйду этими порогами образует некоторую зону веро тной с  ибки. Нахо щение сигнала интегратора в это зоне с большой веро тностью сопровождаетс  ошибкой. Так, если сигнал

с интегратора в момент опроса находитс  в зоне, образованной пороговыми устройствами, т.е. когда пороговый блок 10 сработал, а пороговый блок 11 не сработал, на выходе элее мента И по вл етс  импульс, который записываетс  в счетчик 14 ошибок, В конце интервала анализа, задаваемого хронизатором 3, производитс  опрос счетчика 14 ошибок и сравнение

Q с допусти им числом ошибок, задаваемом блоком 15 сравнени . Если число ошибок превышает допустимое, на выходе последнего по вл етс  импульс, Iкоторый через элемент ИЛИ 8 поступает на выход.

5 Использование дополнительного канала анализа временных искажений позвол ет обнаружить возможные ошибки за счет краевых искажений и дроблений , тем самым устран етс  возможность неправильного контрол  состо ни  канала, когда веро тность по влени  пропаданий и вставок примерно одинакова и возможна их взаимна  компенсаци , что приводит к повышению достоверности контрол  качества кансша св зи.

Claims (1)

1. Авторское свидетельство СССР 634463, кл. Н 04 В 3/46, 1977 (прототип).