SU866695A1 - Device for shaping multi-phase frank signal - Google Patents
Device for shaping multi-phase frank signal Download PDFInfo
- Publication number
- SU866695A1 SU866695A1 SU792834559A SU2834559A SU866695A1 SU 866695 A1 SU866695 A1 SU 866695A1 SU 792834559 A SU792834559 A SU 792834559A SU 2834559 A SU2834559 A SU 2834559A SU 866695 A1 SU866695 A1 SU 866695A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- signal
- phase
- binary
- outputs
- frank
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
ГR
Изобретение относитс к радиотех нике и может, быть испоп1 зовано дл формировани шумоподобных сигналов, которые наход т применение в многоад- . ресных системах св зи, в качестве зондирующих сигналов в радиолокации, а также в качестве тест-сигнала дл контрол устройства обработки этих сигнаЙОБ .The invention relates to radio engineering and can be used to generate noise-like signals that are used in multi-channel. communication systems, as probing signals in radar, as well as a test signal for monitoring the signal processing device.
Известно устройство дл формщэова- ни многофазного сигнала Фрэнка, содержащее управл емый блок опорных частот, выходы которого родключены к сигнальным входам п коммутирующих ключей ( П - число градаций фаз), а также три кольцевых регистра сдвига, 3 п элемент, тов совпадени , статический триггер, де- лнте ь частоты на п и полосовой усилите ьГ13 .A device for formating a multi-phase Frank signal is known, containing a controllable block of reference frequencies, whose outputs are connected to the signal inputs of n switching keys (P is the number of phase gradations), as well as three annular shift registers, a 3 n element of coincidence, a static trigger , divide the frequencies on the p and band-pass amplification.
Недостатком известного устройстваThe disadvantage of the known device
. вл етс то, что число градаций фаз п в кажаом конкретном случае посто нно и не может быть изменено. Таким образом , дл построени устройство с раз-. is that the number of phase gradations n in each particular case is constant and cannot be changed. Thus, to build a device with
ЛИЧНЫМИ значени ми - сложность; габариты и вес увеличиваютс пропорционально числу значений .PERSONAL values - complexity; dimensions and weight increase in proportion to the number of values.
Цель изобретенв - обеспечение регулировки чнслЬ градаций фаз при одно-временном упрощении устройства.The purpose of the invention was to provide adjustment of the phase phase gradients while simultaneously simplifying the device.
Поставленна цепь достигаетс тем, что в устройство содерж ащее управл емый блок О110рн1ДХ частот, выходы которого подключены к сигнальным входам The supplied circuit is achieved by the fact that the device contains a controlled O110px1DX frequency block, the outputs of which are connected to the signal inputs
10 П коммутирукшшх ключей ( п - число градаций фаз), выходы которых объединены и вл ютс выходом устройства, . введены два последовательно соединен .- ных двоичшлх суммнр; ощих счетчика с 10 P switching keys (n is the number of phase gradations), the outputs of which are combined and are the output of the device,. two serially connected binary pairs are entered; general counter with
15 переменным коэффициентом пересчета П , выходы которых через введенные последоватеЮло соединенные ззетушфу&мый умножитель по модулю п и кодопреобразователь подключены к управ20 л ющим входам п коммути кхцих ключей , при этом сигнальный вход первого двоичного суммирующего счетчика с переменным коэффициентом пересчета Т вл етс тактовым входом устройства , а управл ющий входы регулируемого /. .умножител по модулю п и двоичных суммирующих счетчиков с пе/ременным коэффициентом пересчета объединены и вл ютс управл ющим входом устройства. На чертеже представлена структурна электрическа -. схема предлагаемого устройства. Устройство содержит управл емый блок 1 опорных частот, п коммутирующих ключей 2, первый 3 и второй 4 двоичные суммирующие счетчики с переменным коэффициентом пересчета и , регулируемый умножитель модулю Y1 , кодопреобразователь 6, , . тактовый вход 7 устройства, управл ющий вхрд 8 устройства, выход 9 устройства . Устройство работает следующим обра эом, На сигнальный вход первого счетчи ка 3 поступают с тактового входа 7 пр моугольные импульсы с частотой пов . торени I о т- 0 ДП тельность элементарной посылки сигнала Фрэнка, На выходах первого счетчика 3 последовательно с тактовой частотой {Q по вл етс . последовательность чисел натурального р да от О до п -1 в двоичном коде. Второй счетчик 4 работает аналогично, но с частотой, в п раз меньше. С выходов обоих счетчи ков 3 и 4 сигналы поступают на вход умножител 5 по модулю п где проис ходит перемножение двух последователь ностей из чисел натурального р да от О до п -1 В результате на выходе умножител 5 получаютс сигналы Фрэн ка в двоичном коде. .. . Кодопреобразователь 6 представл ет собой деши ратор на выходов ... который преобразовывает сигнал Фрэнка в двоичном коде в п -пози1рионный код. Управл ющий сигнал всегда имеетс тол ко на одном из выходов дешифратора. Таким образом, в каждый момент времени открыт только. один из У| комму т фующих ключей 2 в соответствии с кодом на выходе умножител 5, На сигнальные входы п коммутирующих ключей 2 поступают с управл емого блока опорных частот сигналы с различйыми фазовыми сдвигами , и на выходе 9 образуетс сигнал, имеющий нарастающий фазовый, сдвиг по квадра- 54 тичному закону, т.е. многофазный сигнал Фрэнка. Таким образом, элементы сигнала Фрэнка получаютс последовательно как произведение по модулю и чисел натурального р да от О до п -1, .записанных в двоичном коде, которые поступают с выходов двоичных суммирующих счетчиков с переменным коэффициентом пересчета г . Технико-экономический эффект изобретени заключаетс в возможности регулировани числа градаций фаз в .многофазном сигнале Фрэнка при одновременном упрощении устройства. При этом одновременно снижаетс в п раз необходимое значениетактовой частоты на входе устройства, что позвол ет использовать менее быстродействующие логические элементы, которые обладают значительно меньшим потреблением энергии. ормупа изобретени . Устройство дл формировани многофазного сигнала Фрэнка, содержащее управл емый блок опорных частот, выходы которого подключены к сигнальным входам п коммутирующих ключей (h число градаций фаз), выходы которых объединены и вл потс выходом устройства , отличающеес что, с целью обеспечени регулировки числа градаций фаз при одновременном упрощении устройства, введены два последовательно соединенных двоичных-суммирующих счетчика с переменным коэффициентом пересчета и , выходы которых через введенные последовательно соединенные регулируе.мый умножитель по модулю .г и кодопреобразователь подключены - к управл ющим входам п коммутирующих ключей, при этом сигнальный вход первого двоичного суммирутющего счетчика с переменным коэффициентом пересчета р вл етс тактовым входом устройства, а управл ющие входы регулируемого умножител по модулю и двоичных суммирующих счетчиков с переменным коэффициентом пересчета п объединены и вл ютс управл ющим входом устройства. Источники информации, прин тые во внимание при экспертизе 1, Авторское свидетельство СССР № 51О769, клГн 03 В .7/00, 1973 (прототип).15 variable recalculation coefficient P, the outputs of which are connected via a serially connected zetushf & multiplier modulo n and a code converter connected to control inputs n commits of switch keys, while the signal input of the first binary summing counter with variable conversion factor T is a clock input of the device , and control inputs adjustable /. Modulo p multipliers and binary summation counters with a variable / recalculation coefficient are combined and are the control input of the device. The drawing shows a structural electrical -. scheme of the proposed device. The device contains a controlled block of 1 reference frequencies, n switching keys 2, the first 3 and second 4 binary summing counters with a variable conversion factor, and an adjustable multiplier for the Y1 module, a code converter 6,. The device clock input 7, which controls the device 8, device output 9. The device operates as follows. The signal input of the first counter 3 comes from clock input 7 of square-wave pulses with a frequency of rotation. TORENA I O T - 0 DPS of the elementary signal of Frank's signal. At the outputs of the first counter 3 in series with a clock frequency {Q appears. a sequence of numbers of the natural number from O to n -1 in binary code. The second counter 4 works in a similar way, but with a frequency that is n times smaller. From the outputs of both counters 3 and 4, signals are fed to the input of multiplier 5 modulo n, where the two sequences multiply from the natural numbers from O to n -1. As a result, Frank outputs binary signals in the output of the multiplier 5. .. Code converter 6 is a output decoder ... which converts the Frank signal in binary code to a n-position code. The control signal is always present only at one of the outputs of the decoder. Thus, at each point in time is open only. one of u | the switching keys 2 in accordance with the code at the output of the multiplier 5; The signal inputs n of the switching keys 2 receive signals from the controlled reference frequency block with distinct phase shifts, and the output 9 produces a signal that has an increasing phase shift strict law, i.e. Frank's multiphase signal. Thus, the elements of the Frank signal are obtained sequentially as a product of absolute value and natural numbers from O to n -1 recorded in binary code, which come from the outputs of binary summing counters with a variable recalculation factor r. The technical and economic effect of the invention is the ability to control the number of phase gradations in a multi-phase Frank signal while simplifying the device. At the same time, the required frequency of the input frequency of the device is reduced by n times, which allows the use of less high-speed logic elements that have a much lower power consumption. of the invention. A device for generating a multi-phase Frank signal containing a controllable block of reference frequencies, the outputs of which are connected to the signal inputs of the n switching keys (h the number of phase gradations), the outputs of which are combined and represented by the output of the device, which is designed to ensure the adjustment of the number of phase gradations when simultaneous simplification of the device, two serially connected binary-summing counters with a variable conversion factor are introduced and whose outputs through the serially connected Adjustable modulo multiplier .g and code converter are connected to control inputs of n switching keys, while the signal input of the first binary summing counter with variable recalculation coefficient p is the clock input of the device, and the control inputs of the adjustable modulus multiplier and binary totalizers counters with a variable conversion factor n are combined and are the control input of the device. Sources of information taken into account in the examination of 1, USSR Author's Certificate No. 51O769, cl. 03 V. 7/00, 1973 (prototype).
«"
/t /V/b/ t / v / b
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792834559A SU866695A1 (en) | 1979-11-02 | 1979-11-02 | Device for shaping multi-phase frank signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792834559A SU866695A1 (en) | 1979-11-02 | 1979-11-02 | Device for shaping multi-phase frank signal |
Publications (1)
Publication Number | Publication Date |
---|---|
SU866695A1 true SU866695A1 (en) | 1981-09-23 |
Family
ID=20857005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792834559A SU866695A1 (en) | 1979-11-02 | 1979-11-02 | Device for shaping multi-phase frank signal |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU866695A1 (en) |
-
1979
- 1979-11-02 SU SU792834559A patent/SU866695A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3523291A (en) | Data transmission system | |
GB1517170A (en) | Method of producing pseudo-random binary signal sequences | |
GB1456104A (en) | Binary coded digital frequency synthesis | |
SU866695A1 (en) | Device for shaping multi-phase frank signal | |
US3573613A (en) | Device for the measurement of two frequencies simultaneously present in a complex wave | |
SU1675873A1 (en) | Generator of sequences of codes | |
SU924648A1 (en) | Device for electronic frequency drift | |
SU942013A1 (en) | Pseudo-random sequence generator | |
SU596933A1 (en) | Wolsh function generator | |
SU824439A1 (en) | Binary-to-binary coded decimal code converter | |
SU1117621A1 (en) | Discrete basic function generator | |
SU813411A1 (en) | Combinatorial device | |
SU818021A1 (en) | Repetition rate scaler with fractional division coefficient | |
JPS5689090A (en) | Time sounding device | |
SU877581A1 (en) | Step voltage function generator | |
SU888105A1 (en) | Binary code converter with scaling | |
SU1091145A1 (en) | Walsh function generator | |
SU824255A1 (en) | Code-to-phase converter | |
SU531247A1 (en) | Reference oscillation shaping device for a binary phase shift keying (FM) signal | |
SU746477A1 (en) | Discrete function generator | |
SU1030807A1 (en) | Spectrum analyzer | |
JPS55138922A (en) | Pulse width modulating signal generating device | |
SU521563A1 (en) | Device for converting binary code with scaling | |
SU744685A1 (en) | Pseudorandom train generator | |
SU1278885A1 (en) | Pseudostochastic spectrum analyzer |