Изобретение относитс к автоматике и вычислительной технике и может быть использовано при построении преобразователей из параллельной фор мы представлени информации в послед вательную. Известен преобразователь параллель ного двоичного кода в последовател ный код, содержащий счетчик, злобенты И, ИЛИ, триггеры, приемный счетрегистр , информационные входы которо го соединены с информационньми входа ми устройства, а выходы подключены к первьм входам соответствующих элементов И, вторые входы которых соеди нены с соответствующими выходами рас пределительного блока, а выходы подключены к соответствующим входам первого элемента ИЛИ 1J. Недостаток известного устройства состоит в сложной схемной реалнзацин , св занной с наличием счетчика и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. Наиболее близким к предлагаемому по технической сущности вл етс пре образователь паргшлельного кода в последовательньй, содержащий регистр информационные входы которого вл ютс информационньми входгьми. преобра зовател , группу элементов И, первые входы которых соединены с соответствующими выходами регистра, распределитель импульсов, выходы которого соединены с вторыми входами элементов И группы, первый элемент ИЛИ, входы которого соединены, с выходами элементов И группы, а выход первого элемента ИЛИ вл етс ннформационньм выходом преобразовател . Креме того, известный преобразователь содержит вторую группу элементов И, дополнительный элемент ИЛИ и триггер 2. Недостаток этого преобразовател состоит в сложности схемН(9й реализации и большом количестве аппаратуры. Цель изобретени - упрощение устройства. Поставленна цель достигаетс тем, что преобразователь параллельного кода в последовательный, содержащий регистр, информационные входы которого вл ютс информационными входами преобразовател , группу элементов И, первые входы которых соединены с соответствующими выходами регистра, распределитель импульсов, выходы которого соединены с вторыми входами элементов И группы, первый элемент ИЛИ, входы которого соедийены с выходами элементов И группы, а выход первого элевмента ИЛИ вл етс информационньм выходом преобразовател ,- содержит два триггера, второй элемент ИЛИ и элемент И, пер вый вход которого вл етс тактовьац входом преобразовател , второй вход соединен с единичным выходом триггера выдачи, а выход элемента И вл етс тактовым выходом преобразо вател и соединен с третьими входам элементов И группы и с входом распределител импульсов, последний вы ход которого соединен с первьм входом второго элемента ИЛИ, К-входом триггера вьщачи, 3-входом тригге ра подготовки и с синхровходом триг гера подготовки, выход которого соединен с управл ющим входом регистра , вход младшего разр да кото рого соединен с К-входом триггера подготовки, И-входом триггера выд чи и с вторым входом второго элеме та ИЛИ, выход которого соединен с синхровходом триггера выдачи, ну левой выход которого вл етс выхо дом запроса информации преобразова тел . На чертеже представлена блок-сх ма преобразовател параллельного к да в последовательный, стройство содержит регистр 1, распределитель 2 импульсов, элемен ты ИЛИ 3 и 4, группу элементов И 5-9, триггер 10 вьщачи, триггер 11 подготовки, информационные входы 1 тактовый вход 13 преобразовател , выход 14 информации, тактовый выход 15 преобразовател и выход 16 роса информации. Преобразователь работает следую щим образом. Перед началом работы устройство приводитс в исходное состо ние, в результате чего триггер 10 вьщачи и триггер 11 подготовки оказываютс в нулевом состо нии, приемный регистр 1 обнулен, а распределитель 2 импульсов подготавливает к р боте элемент И 6. Так как триггер вьдачи находитс в нулевом состо нии , на выходе 16 запроса информации формируетс сигнал, разрешающий посылку первого информационного слова на информационные входы 12 преобразовател . Каждое информационное слово, поступакхцее в параллельном коде на информационные входы 12, состоит из маркера слова, поступающего по первому информационному входу устр ства, и кодограммы. Маркер слова и кодогра1 ма поступаю на информационные входы регистра 1 в виде им пульсных сигналов. Первое информационное слово в параллельном коде поступает на информационные входы 12 устройства, по первому информационному входу которых поступает маркер слова, а по 1остальньм инфо лационньм входам кодограмма передаваемого слова. По переднему фронту сигнала маркера слова в триггере 1 подготовки подтверждаетс нулевое состо ние, а по заднему фронту сигналов маркера слова и кодограммы передаваемого слова приемный регистр 1 осуществл ет запись передаваемого слова, а триггер 10 выдачи переходит в единичное состо ние, снима с выхода 16 сигнал запроса, что запрещает посылку в преобразователь следующего, очередного информационного слова. Сигнал с единичного выхода триггера 10 выдачи подготавливает к работе первый элемент И 5. На этом заканчиваетс процесс приема первого информационного слова и начинаетс процесс преобразовани прин того информационного слова в последовательный код. По приходу синхроимпульса на тактовый вход 13оНа выходе первого элемента И 5 по вл етс импуЯьс, который поступает на входы элементов И 6-9 группы. Однако к работе подготовлен только элемент И 6 сигналом , поступающим на его вход с первого выхода распределител 2 импульсов . Так как каждое слово сопровождаетс маркером слова, который записываетс в первый разр д регистра 1, с первого выхода регистра 1 поступает сигнал, разрешающий работу элемента И 6. Импульс с выхода элемента И 6 поступает на один из входов первого элемента ИЛИ 3, далее на информационный выход 14 устройства . Сигналы, поступающие с информационного выхода 14, сопровождаютс синхроимпульсами, поступающими с выхода первого элемента И 3 на тактовый выход 15. По заднему фронту синхроимпульса, поступающего с выхода первого элемента И 5 на управл ющий вход распределител 2 импульсов, последний переходит во второе положение, подготавлива к работе элемент И 7. На этом заканчиваетс процесс передачи в линию св зи с информационного выхода 14 первого знака, соответствующего маркеру слова, наход щегос в регистре 1. Затем осуществл етс передача в линию св зи с информационного выхода 14 кодограммы слова, наход щегос в регистре 1. Принцип передачи кодограммы в линию св зи рассмотрим на примере кодограммы 011, наход щейс Б регистре 1. Так как первый знак хран щейс кодограммы равен нулю, элемент И 7 на момент прихода следующего синхроимпульса закрыт сигналом, поступающим с второго выхода регистра 1. Следовательно, сигнал на выходе элемента ИЛИ 3 в момент выдачи данного синхроимпульса на так товом выходе 15 отсутствует, что соответствует передаче нул с информационного выхода 14 в линию св зи. По заднему фронту данного синхроимпульса , поступающего на управл ющий вход распределител 2 импульсов последний переходит в третье положение , подготавлива к работе элемент И 8. На этом заканчиваетс процесс передачи в линию св зи с информационного выхода 14 очередного знака ел ва, хранимого в регистре 1. Второй знак хран щейс кодограммы равен единице. Следовательно, на выходе элемента ИЛИ 3 в момент выдачи данного синхроимпульса на выходе 15 синхроимпульсов присутствует сиг нал, что соответствует передаче единицы с информационного выхода 14 в линию св зи. По заднему фронту данного синхро импульса, поступающего на управл ющ вход распределител 2 импульсов, по следний переходит в четвертое положение , йодготавлива к работе элемент И 9. На этом заканчиваетс процесс передачи в линию св зи с ин формационного выхода 14 очередного знака слова, хранимого в регистре 1 Передача в линию св зи третьего знака кодограммы аналогична описанному циклу. В момент передачи последнего зна ка кодограммы на п-ом выходе распре делител 2 импульсов присутствует сигнал, который поступает на информационный вход К триггера 10 выдачи , один из входов второго элемента ИЛИ 4, на информационный вход D и синхровход триггера 11 подготовки , подготавлива триггер 10 выдачи и триггер 11 подготовки к работе . После передачи последнего знака кодограммы распределитель 2 им пульсов по заднему фронту синхроимпульса переходит из п-ого состо ни в начальное, исходное состо ние, формиру разрешак ций сигнал на своем первом выходе дл работы элемента И 6. По заднему фронту сигнала с п-огр выхода распределител 2 импульсов триггер 10 вьщачи переключаетс в нулевое состо ние, запреща работу первого элемента И 5 и формиру сигнал запроса на выкоде 16 дл приема второго информационного слова, в регистр 1, а триггер 11 подготовки переключаетс в единичное состо ние, устанавлива в нулевое состо ние регистр 1 сигналом, поступающим с его единичного плеча. На этом заканчиваетс процесс выдачи в линию св зи первого прин того информационного слова. Прием, и выдача второго и последую щих информационных слов аналогичны описанному процессу, за исключением того, что по переднему фронту маркера слова, поступающему по первому инфоЕ ационному входу устройства, триггер 11 подготовки переключаетс в нулевое состо ние и снимает сигнал с установочного входа регистра 1. Далее процесс приема и выдачи информационного слова аналогичен описанному процессу. Использование предлагаемого устройства обеспечивает упрощение yetройства , так как позвол ет исключить вторую группу элементов И, элемеь1т ИЛИ и триггер, что существенно y eньшает затраты оборудовани , не снижа надежности работы устройства, и обеспечивает работу устройства как в режиме преобразовани поступающего па раллельного кода в числоимпульсный, так и в режиме преобразовани информационных слов, поступающих в параллельном коде, в последовательный код. Кроме того, использование маркера слрва в составе передаваемого информа .ционного слова позвол ет принимать и передавать в линию св зи информационные слова, содержащие нулевую информацию . формула изобретени Преобразователь параллельного кода в последовательный, содержащий регистр , информационные входы которого вл ютс информационными входами преобразовател , группу элементов И, первые входы которых соединены с соответствующими выходами регистра распределитель импульсов, выходы которого соединены с вторьми входами элементов И группы, первый элемент ИЛИ, входы которого соединены с выходами элементов И группы, а выход первого элемента ИЛИ вл етс информационным выходом преобразовал , отличающийс тем, что, с целью упрощени устройства, он содержит два триггера, второй элемент ИЛИ и элемент И, первый вход которого вл етс тактовым входсм преобразовател , второй вхсд соединен с единичные выходом триггера выдачи, а выход элемента И вл етс тактовьм выходом преобразовател и соединен с третьими входами элементов И группы и с входом распределител импульсов, последний выход которого соединен с первый входсм второго элемента ИЛИ, К - входом триггера выдачи, D -входом триггера подготовки и с синхровходом триггера подготовки, выход которого соединен с управл ющий входом регистра, вход младшего разр да которого соединен с К-входом триггера подготовки. -входом триггера выдачи и с вторым входом второго элемента ИЛИ, выход которого соединен с синхровходом
триггера выдачи, нулевой вькод которого ал етс выходом запроса информации преобразовател .
Источники информации, прин тые во внимание при экспертизе
1.Авторское свидетельство СССР 343264, кл. G06 F 5/04, 1977.
2.Ш поберский в.И. Основы техники передачи дискретных сообщений. М., Св зь, с. 141, рис. 3.31 (прототип )).