SU855717A1 - Device for receiving information with checking - Google Patents

Device for receiving information with checking Download PDF

Info

Publication number
SU855717A1
SU855717A1 SU792844339A SU2844339A SU855717A1 SU 855717 A1 SU855717 A1 SU 855717A1 SU 792844339 A SU792844339 A SU 792844339A SU 2844339 A SU2844339 A SU 2844339A SU 855717 A1 SU855717 A1 SU 855717A1
Authority
SU
USSR - Soviet Union
Prior art keywords
information
inputs
output
comparison circuit
outputs
Prior art date
Application number
SU792844339A
Other languages
Russian (ru)
Inventor
Фазыл Феритович Мингалеев
Николай Трофимович Пластун
Original Assignee
Предприятие П/Я В-2969
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2969 filed Critical Предприятие П/Я В-2969
Priority to SU792844339A priority Critical patent/SU855717A1/en
Application granted granted Critical
Publication of SU855717A1 publication Critical patent/SU855717A1/en

Links

Landscapes

  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ ПРИЕМА ИНФОРМАЦИИ (54) DEVICE FOR RECEPTION OF INFORMATION

1one

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в резервированных цифровых вычислительных системах дл  контрол  пересдачи информации из многоканального передающего устройства в одноканальное приемное устройство .The invention relates to automation and computing and can be used in redundant digital computing systems to control the transfer of information from a multi-channel transmitter to a single-channel receiver.

Известны устройства дл  контрол  мажоритарно-ре рвированных узлов, содержащие генератор сигналов контрол  и последовательно соединенные схему совпадени , дифференцирующий узел и мажоритарный элемент, к входам которого подключены три параллельно работающих контролируемых узла, три элемента И и дешифратор 1.Devices are known for controlling the majority-reproducing nodes, containing a control signal generator and a serially connected coincidence circuit, a differentiating node and a majority element, to the inputs of which three parallel monitored working nodes, three And elements, and a decoder 1 are connected.

Однако такие устройства имеют сложную реализацию и не позвол ют производить контроль в рабочем режиме..However, such devices have a complex implementation and do not allow monitoring in the operating mode.

Наиболее близким техническим решением к изобретению  вл етс  устройство дл  контрол  информаци , содержащее многоканальное передающее устройство, ком |утатор, сумматор, схему сравнени , буферную пам ть , однокаС КОНТТОЛЕМThe closest technical solution to the invention is an information monitoring device comprising a multi-channel transmitting device, a commutator, an adder, a comparison circuit, a buffer memory, one with a control key.

нальное приемное устройство и схемы выборки, например два из трех 2.A national receiver and sampling circuits, for example, two out of three 2.

Однако известное устройство дл  контрол  информации имеет сложную реализацию, т. е. содержит схемы выборки. Практически схемы выборки предъ вл ют жесткие требовани  к синхронной работе резервированных каналов передающего устройства. При исправности только одного канала устройство дл  контрол  информации на специальном оборудовании при However, the known device for controlling information has a complex implementation, i.e. it contains sampling schemes. Practically, the sampling schemes impose strict requirements on the synchronous operation of the redundant channels of the transmitting device. With the health of only one channel, the device for monitoring information on special equipment with

10 дополнительных временных затратах ведет поиск исправного канала передающего устройства.10 additional time spent searching for a healthy channel of the transmitting device.

Цель изобретени  - зшрощение устройства.The purpose of the invention is to build the device.

Поставленна  цель .достигаетс  тем, что в устройство дл  приема информации с контро15 лем, содержащее коммутатор, блок пам ти, сумматор по модулю и схему сравнени , причем группа информационных входов устройства соединена с группой информационных входов коммутатора, первый выход которого соединен This goal is achieved by the fact that a device for receiving information with a controller, containing a switch, a memory unit, a modulo adder and a comparison circuit, the group of information inputs of the device connected to the group of information inputs of the switch, the first output of which is connected

Claims (2)

20 со входом блока пам ти и сумматора по модулю , второй выход коммутатора соединен с первым входом схемы сравнени , второй вход которой соеданен с выходом сумматора по модулю , выход блока пам ти и первый выход схемы сравнени   вл ютс  соответственно первым и вторым выходами устройства введены счетшк и дешифратор, причем второй выход схемы сравнени  соединен с едшшчиым входом счетчика, выходы которого соединены со входами дешифратора, выходы дешифратора соединены с группой управл ющих входов ком мутатора. В любой момент времени прием информашш производитс  только от одного канала передающего устройства. Поэтому не предъ в л ютс  жесткие требовани  к синхронной работе резервированных каналов передающего устройства . Поиск исправного канала совмещаетс  с приемом информации из передающего устройства . На чертеже представлена структурна  схема предлагаемого устройства дл  контрол  информации . Устройство содержит группу 1 информационных входов, котора  соединена с группой ии . формациопных входов коммутатора 2, выходы информаи 1оиных разр дов которого соединены с входами буферной пам ти 3 и сумматора по модулю три 4, а выходы контрольных разр дов - с первыми входами схемы 5 сравнени , со вторыми входами которой соединены выход 4 сумматора по модулю три. Первый выход схемы 5 сравнени  соединен с первым входом, а выходы буферной пам ти 3 - со вторыми входами одноканального приемного устройства 6 и  вл ютс  соответственно вторым и первым выходом устройства. Второй выход схемы сравнени  соединен со счетным входом +1 счетчика 7, выходы которого соединены со входами дешифратора 8, выходы которого соединены со вторыми входами коммутатора 2. РабЬта устройства дл  контрол  информации осуществл етс  следующим образом. Прием информа1ши по информационным вхо дам 1 происходат циклически массивами слов. В цикле передачи информации по информацион ным входам 1 из передающего устройства по п каналам поступает на входы коммутатора 2. Прием информации из передающего устройства происходит только от одного канала, номер ко торого определ етс  состо нием счетчика 7: 0...00 - 1 канал, 0...01 - 2 канал, 0...10 - 3 канал, и т. д. Разр дность счетчика 7 определ етс  по фор муле где m - количество разр дов счетчика 7; п - количество каналов резервированного передающего устройства I. Выходы деншфратора 8, подключенного к счетчику 7, управл ют элементами И коммутатора 2. В цикле передачи информаци  от одного из каналов передающего устройства через коммутатор 2 поступает на регистры блока 3 пам ти, где хранитс  до момента выработки сигнала сравнени  по модулю три. Параллельно информаци  поступает на сумматор по модулю четыре. При этом контрольные разр ды поступают на схему 5 сравнени , где они сравннваютс  с результатом сформированного остатка по модулю три информационных разр дов слова на выходах сумматора 4. В случае правильного приема, т. е. сравнение по модулю три всех слов массива, из схемы сравнени  5 по шине 9 в прнемное устройство 6 поступает сигнал сравнени  по модулю три принимаемой ииформации . По этому сигналу прин ти  информаци  из блока 3 пам ти поступает на обрабатывающие блоки 6 приемного устройства. В случае неправильного приема из схемы 5 сравнени  по шине 10 на счетный вход +1 счетчика 7 поступает сигнал нссравнени  по модулю три принимаемой информации. При этом счет .чик 7 измен ет свое состо ние ма +1 и производитс  переключение приема информации от соседнего канала передающего устройства 1 (круговое переключение каналов). При неправильном приеме информации от последнего (п-го) канала передающего устройства 1 производитс  обнуление счетчика 7, т. е. переключение приема информации от первого канала передающего устройства 1. Неправильно прин та  информаци  не используетс  (обнул етс ). Использование предлагаемого устройства дл  контрол  информации обеспечивает по сравнению с известными техническими решени ми упрощение устройства, автоматический поиск исправного . канала, повышение надежности устройства. Формула изобретени  Устройство дл  приема информации с контролем , содержащее коммутатор, блок пам ти, сумматор по модулю, и схему сравнени , причем группа информационных входов устройства соединена с группой информационных входов коммутатора, первый выход которого соединен со входом блока пам ти и сумматора по модулю, второй выход коммутатора соединен с первым входом схемы сравнени , второй вход которой соединен с выходом сумматора по модулю, выход блока пам ти и первый выход схемы сравнени   вл ютс  соответственно первым и вторым выходами, устройства, отличающеес  тем, что, с целью упрощени , устройство содержит счетчик и дешифратор, причем второй выход схемы сравнени , соединен с едшшчш м входом счетчика, выхода которого соедагаены со входами дешифратора; выходы дешифратора соединены с группой управл юишх входов коммутатора. Источники информации, Ьрин тые во внимание при экспертизе 1.Авторское свидетельство СССР М 536489. кл. G 06 1 11/00, 25.11.76. 20 with the input of the memory unit and the modulo adder, the second output of the switch is connected to the first input of the comparison circuit, the second input of which is connected to the output of the modulo adder, the output of the memory block and the first output of the comparison circuit are respectively the first and second outputs of the device. and a decoder, the second output of the comparison circuit being connected to the counter input, the outputs of which are connected to the inputs of the decoder, the outputs of the decoder are connected to a group of control inputs of the switch. At any time, information is received only from one channel of the transmitting device. Therefore, there are no strict requirements for the synchronous operation of the redundant channels of the transmitting device. The search for a healthy channel is combined with the reception of information from the transmitter. The drawing shows a block diagram of the proposed device for controlling information. The device contains a group of 1 information inputs, which is connected to the group ai. the formation inputs of the switch 2, the outputs of the information bits of which are connected to the inputs of the buffer memory 3 and the modulo-4 adder, and the outputs of the control bits — with the first inputs of the comparison circuit 5, with the second inputs of which are connected the output 4 of the modulo-three adder. The first output of the comparison circuit 5 is connected to the first input, and the outputs of the buffer memory 3 are connected to the second inputs of the single-channel receiving device 6 and are respectively the second and first output of the device. The second output of the comparison circuit is connected to the counting input +1 of the counter 7, the outputs of which are connected to the inputs of the decoder 8, the outputs of which are connected to the second inputs of the switch 2. The information monitoring device is operated as follows. Reception of information on information inputs 1 occurs cyclically by arrays of words. In the cycle of information transmission via information inputs 1 from the transmitting device, along n channels, it enters the inputs of switch 2. Information is received from the transmitting device only from one channel, the number of which is determined by the state of the counter 7: 0 ... 00 - 1 channel , 0 ... 01 - 2 channel, 0 ... 10 - 3 channel, etc. The width of the counter 7 is determined by the formula where m is the number of bits of the counter 7; n is the number of channels of the redundant transmitter I. The outputs of the densifier 8 connected to the counter 7 are controlled by the elements AND of the switch 2. In the transmission cycle, information from one of the channels of the transmitting device through the switch 2 is fed to the registers of the memory block 3, where it is stored until signal generation modulo three. In parallel, information arrives at the modulo-four adder. At the same time, the control bits come to the comparison circuit 5, where they compare with the result of the modulo-generated three information bits of the word at the outputs of the adder 4. In the case of a correct reception, i.e., a comparison of the moduli of all three words of the array, from the comparison circuit 5 via bus 9, the direct device 6 receives a comparison signal modulo three received information. According to this signal, information is received from memory block 3 to the processing units 6 of the receiving device. In case of an incorrect reception from the comparison circuit 5, bus 10 sends to the counting input +1 of the counter 7 a modulo three comparison information signal. In this case, the meter 7 changes its state to ma +1 and switches the reception of information from the adjacent channel of the transmitting device 1 (circular switching of channels). If the information from the last (nth) channel of the transmitting device 1 is received incorrectly, the counter 7 is reset, i.e., the reception of information from the first channel of the sending device 1 is switched. The received information is not correctly used (null). The use of the proposed device for controlling information provides, in comparison with the known technical solutions, the simplification of the device, the automatic search for a working one. channel, improving device reliability. An apparatus for receiving information with a control, comprising a switch, a memory unit, a modulo adder, and a comparison circuit, wherein a group of information inputs of the device is connected to a group of information inputs of the switch, the first output of which is connected to the input of the memory block and modulo adder, the second output of the switch is connected to the first input of the comparison circuit, the second input of which is connected to the output of the modulo adder, the output of the memory unit and the first output of the comparison circuit are respectively the first and the second in Outputs, characterized in that, for the sake of simplicity, the device comprises a counter and a decoder, the second output of the comparison circuit being connected to the single input of the counter, the output of which is connected to the inputs of the decoder; the decoder outputs are connected to the control inputs group of the switch. Sources of information taken into account in the examination 1. The author's certificate of the USSR M 536489. cl. G 06 1 11/00, 25.11.76. 2.Доманицкий С. М. Построение надежных . логических узлов. М., Энерги , 1971, с. 104107 (прототип).2.Domanitsky SM Construction of reliable. logical nodes. M., Energie, 1971, p. 104107 (prototype). .JLJ.JLJ dtdt ff/7ff / 7
SU792844339A 1979-11-12 1979-11-12 Device for receiving information with checking SU855717A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792844339A SU855717A1 (en) 1979-11-12 1979-11-12 Device for receiving information with checking

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792844339A SU855717A1 (en) 1979-11-12 1979-11-12 Device for receiving information with checking

Publications (1)

Publication Number Publication Date
SU855717A1 true SU855717A1 (en) 1981-08-15

Family

ID=20861268

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792844339A SU855717A1 (en) 1979-11-12 1979-11-12 Device for receiving information with checking

Country Status (1)

Country Link
SU (1) SU855717A1 (en)

Similar Documents

Publication Publication Date Title
SE453706B (en) RADIO TRANSMISSION AND RECEPTION SYSTEM
US7009913B2 (en) Sequence controller
SU855717A1 (en) Device for receiving information with checking
US5003308A (en) Serial data receiver with phase shift detection
JPS5854756A (en) Method and apparatus for signal diagnosis of multiplex transmission system
GB1471984A (en) Apparatus for supervising operation of a multiplex system
US3719930A (en) One-bit data transmission system
SU646458A1 (en) Information transmitter
SU1282142A1 (en) Multichannel interface
SU1156273A1 (en) Three-channel redundant computer system
SU646453A1 (en) Group clock synchronization apparatus
SU1277420A1 (en) Device for generation and transmission of discrete signals
SU744537A1 (en) Device for input of requests into computing system
SU652553A1 (en) Logic switching apparatus
SU1081637A1 (en) Information input device
SU934525A1 (en) Device for transmitting telemetric information
SU777877A1 (en) Device for shaping and transmitting digital information
SU978356A1 (en) Redundancy counting device
SU1665526A1 (en) Digital data receiving device
SU1223376A1 (en) Device for checking regenerators
SU1282108A1 (en) Interface for linking transducers with electronic computer
SU1310794A1 (en) Multichannel device for entering information from two-position sensors in electronic computer
SU1316079A1 (en) Switching device with priority switching
SU1034013A1 (en) Multi-channel device for measuring time intervals in non-periodic pulse trains
SU960828A1 (en) Program debugging device