SU853802A2 - Adaptive device for synchronizing communication system generators - Google Patents
Adaptive device for synchronizing communication system generators Download PDFInfo
- Publication number
- SU853802A2 SU853802A2 SU792845724A SU2845724A SU853802A2 SU 853802 A2 SU853802 A2 SU 853802A2 SU 792845724 A SU792845724 A SU 792845724A SU 2845724 A SU2845724 A SU 2845724A SU 853802 A2 SU853802 A2 SU 853802A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- communication system
- analyzer
- adaptive device
- synchronizing communication
- output
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
1one
Изобретение относитс к синхронизирующим устройствам многоканальных систем св зи, может использоватьс в системах синхронизации генераторов узлов разветвленных цифровых сетей св зи и вл етс усовершенствованием изобретени по основному авт.св. № 720755.The invention relates to synchronizing devices of multichannel communication systems, can be used in synchronization systems of generators of nodes of extensive digital communication networks, and is an improvement of the invention according to the main auth. No. 720755.
По основному авт.св. Jf 720755 известно адаптивное устройство синхронизации генераторов сети св зи,содержащее управл емый генератор, фа зовые детекторы и блоки выделени тактовой частоты, сумматор, выход которого соединен со входом управл емого генератора, анализатор активности каналов, дешифратор, формирователь сигналов управлени и, по числу каналов, блоки запрета,причем входы анализатора активности каналов и формировател сигналов управлени соединены с выходами блоков выделени тактовой частоты, выходы формировател сигналов управлени со входами анализатора активности каналов , выход которого соединен с запрещающими входами блоков запрета и входами дешифратора TlJ.According to the main auth. Jf 720755 know the adaptive synchronization device of the network generators, containing a controlled oscillator, phase detectors and clock allocation units, an adder whose output is connected to the input of the controlled oscillator, a channel activity analyzer, a decoder, a driver of control signals and, by the number of channels , prohibition blocks, the inputs of the channel activity analyzer and the control signal generator are connected to the outputs of the clock selection blocks, the control signal generator outputs from the inputs activity analyzer channels, whose output is connected to the inhibit input prohibition units and the inputs of the decoder TlJ.
Однако это устройство имеет невысО кую помехоустойчивость синхронизации.However, this device has low synchronization immunity.
Целью изобретени вл етс повышение помехоустойчивости синхронизации .The aim of the invention is to improve the noise immunity of synchronization.
Дл этого в адаптивное устройство синхронизации генераторов сети св зи , содержащее управл емый генератор, фазовые детекторы и блоки выделени тактовой частоты, сумматор, анализатор активности каналов, дешифра10 тор, формирователь сигналов ynpsfBлеии и блоки запрета, введены последовательно соединенные анализатор ошибок, блок сравнени и блок задержки , выход которого подсоединен коFor this purpose, the serially connected error analyzer, the comparator unit and the unit delays whose output is connected to
15 второму входу блока сравнени , к третьему входу которого подключен выход анализатора активности каналов , выход блока сравнени одновременно подсоединен к дополнительному15 to the second input of the comparator unit, to the third input of which the output of the channel activity analyzer is connected, the output of the comparator unit is simultaneously connected to the additional
20 входу формировател сигналов управ- лени ,а входы анализатора ошибок объединены с соответствующими входа . ми блоков вьщелени тактовой частоты. На чертеже представлена структурна электрическа схема предложенного адаптивного устройства.20 to the input of the control signal generator, and the inputs of the error analyzer are combined with the corresponding inputs. mi blocks of clock frequency. The drawing shows a structural electrical circuit of the proposed adaptive device.
Адаптивное устройство синхронизации генераторов сети цр зи содержит анализатор ошибок 1, блоки 2 выделени тактовой частоты, число которыхThe adaptive device for synchronizing the network generators contains an error analyzer 1, blocks 2 of the allocation of the clock frequency, the number of which
определ етс числом каналов св зи, фазовые детекторы 3, число которых также равно числу каналов св зи, блоки запрета 4, сумматор 5, управл емый генератор 6, формирователь 7 сигналов управлени , анализатор 8 активности каналов, дешифратор 9, блок сравнени 10 и. блок задержки 11 Выход управл емого генератора 6 вл етс выходом устройства.determined by the number of communication channels, phase detectors 3, the number of which is also equal to the number of communication channels, prohibition blocks 4, adder 5, controlled oscillator 6, driver 7 of control signals, analyzer 8 of channel activity, decoder 9, comparison unit 10 and. delay block 11 The output of the controlled oscillator 6 is the output of the device.
Предложенное устройство работает следующим образом.The proposed device operates as follows.
Анализатор ошибок определ ет номера каналов, отличающихс плохим качеством, с помощью косвенных методов обнаружени ошибок. Информаци о номерах таких некачественных каналов поступает на блок сравнени 10, на второй вход которого поступаю номера неработающих в данный момент времени каналов св зи с выхода анализатора 8 активности каналов. Если номера некачественных каналов, определенные в анализаторе ошибок 1, и каналов, по которым отмечаетс перерыв св зи, совпадают, то с блока сранени 10 на вход формировател 7 сигналов управлени поступает сигнал, запрещающий передачу сигналвв с его выходов. Запрещающий сигнал с выхода блока сравнени 10 передаетс в течение времени, определ емого блоком задержки 11.The error analyzer determines channel numbers that are of poor quality using indirect error detection methods. Information about the numbers of such poor quality channels goes to the comparison block 10, to the second input of which the numbers of communication channels that are not operating at a given time are received from the output of the analyzer 8 of channel activity. If the numbers of poor-quality channels defined in the error analyzer 1 and the channels through which communication is broken coincide, then a signal prohibits the transmission of signals from its outputs to the input of the control signal generator 7. The inhibit signal from the output of the comparator unit 10 is transmitted during the time determined by the delay unit 11.
Если врем перерыва св зи больше времени задержки, запрещающий сигнал снимаетс , и с выхода формировател 7 сигналов управлени на вход анализатора 8 активности каналовIf the interruption time is longer than the delay time, the inhibit signal is removed, and from the output of the driver 7, the control signals to the input of the analyzer 8 channel activity
поступает сигнал на переход к новому режиму, синхронизации.The signal comes to the transition to the new mode, synchronization.
Таким образом, перерывы св зи из-за некачественных каналов не будут вызывать переходов от одного режима синхронизации к другому. При этом суммарное врем , затрачиваемое на установление синхронизма в сети св зи уменьшитс , и помехоустойчивость синхронизации увеличитс .Thus, interruptions of communication due to poor quality channels will not cause transitions from one synchronization mode to another. In this case, the total time spent on establishing synchronism in the communication network will decrease, and the synchronization noise immunity will increase.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792845724A SU853802A2 (en) | 1979-11-26 | 1979-11-26 | Adaptive device for synchronizing communication system generators |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792845724A SU853802A2 (en) | 1979-11-26 | 1979-11-26 | Adaptive device for synchronizing communication system generators |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU720755 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU853802A2 true SU853802A2 (en) | 1981-08-07 |
Family
ID=20861865
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792845724A SU853802A2 (en) | 1979-11-26 | 1979-11-26 | Adaptive device for synchronizing communication system generators |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU853802A2 (en) |
-
1979
- 1979-11-26 SU SU792845724A patent/SU853802A2/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4442527A (en) | Synchronization systems | |
JPS5923945A (en) | Detecting system of radio line signal | |
SU853802A2 (en) | Adaptive device for synchronizing communication system generators | |
JP2693758B2 (en) | Frame pulse generation method | |
JPH0225576B2 (en) | ||
US3752921A (en) | Distinct complex signals formed by plural clipping transformations of superposed isochronal pulse code sequences | |
US5684841A (en) | Clocking converter for asynchronous data | |
US2546974A (en) | Pulse multiplex signaling system | |
JPH0371825B2 (en) | ||
GB1525611A (en) | Data processing system in a receiving terminal of a pcm-tdma communications system | |
US3491206A (en) | Tone-free multiplexing system using a delta modulator | |
JPH06188858A (en) | Method for transmitting mutually independent two digital signals | |
EP1085672A2 (en) | Method and system for minimising crosstalk | |
US4121056A (en) | Time division digital multiplexer apparatus | |
US3820051A (en) | Adaptive threshold circuit employing nand gates interconnecting flip-flop circuit | |
SU621113A1 (en) | Phase synchronization monitor | |
SU1185627A1 (en) | Device for synchronizing multifrequency signal receiver | |
SU1172040A1 (en) | Transmission device for intermediate station of digital communication line | |
SU866759A2 (en) | Communication channel quality control device | |
SU1119184A1 (en) | System for transmitting and receiving discrete information | |
SU1283989A1 (en) | Device for matching rates of digital flows in transmission of digital radio broadcasting signals | |
SU1160551A2 (en) | Device for synchronizing pulse sequences | |
JPH02203622A (en) | Multiple frequency phase locked loop circuit | |
SU938420A1 (en) | Radio channel regenerator clocking device | |
SU830481A1 (en) | Information transmitting and receiving device |