SU851409A1

SU851409A1 - Device for controlling request servicing queue

Info

Publication number: SU851409A1
Application number: SU792857487A
Authority: SU
Inventors: Валерий Иванович Янковский; Владимир Степанович Любинский
Original assignee: Рижское Высшее Военно-Политическоекраснознаменное Училище Им. Маршаласоветского Союза Бирюзова C.C.
Priority date: 1979-12-25
Filing date: 1979-12-25
Publication date: 1981-07-30

Description

Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах коллективного использования.The invention relates to computer technology and can be used in computer systems for collective use.

Известно многоканальное устройство для управления очередностью обращения к общему потребителю, содержащее регистр, триггер, элементы ИЛИ, генератор импульсов £1}.Known multi-channel device for controlling the sequence of access to a common consumer, containing a register, trigger, OR elements, pulse generator £ 1}.

Недостаток такого устройства заключается в низкой производительности .The disadvantage of this device is its low performance.

Наиболее близким по технической сущности и достигаемому результату к предлагаемому является устройство переменного приоритета, содержащее регистр, группу элементов И, коммутатор, блок управления, блок памяти £2].The closest in technical essence and the achieved result to the proposed is a variable priority device containing a register, a group of AND elements, a switch, a control unit, a memory unit £ 2].

Однако это устройство обладает низкой пропускной способностью.However, this device has low bandwidth.

Цель изобретения - повышение производительности.The purpose of the invention is to increase productivity.

Поставленная цель достигается тем, что в устройство для управления очередностью обслуживания запросов, содержащее регистр, группу элементов И, распределитель управляющих сигналов, коммутатор, блок памяти, причем группа информационных входов регистра является группой информационных входов устройства, разрядные выходы регистра соединены с первыми входами соответствующих элементов И группы, группа выходов блока памяти соединена с первой группой входов коммутатора, первый выход распределителя управляющих сиг налов соединен с входом коммутатора, второй выход распределителя управляющих сигналов соединен с входом блока памяти, введены генератор импульсов, шифратор, дешифратор,два элемента ИЛИ, счетчик, блок разде15 ления сигналов, причем второй вход каждого элемента И группы соединен с соответствующим выходом генератора импульсов, третий вход каждого элемента И группы соединен с треть20 им выходом распределителя управляющих сигналов, выходы элементов И группы соединены с группой входов шифратора, группа выходов шифратора соединена со второй группой входов коммутатора, первая группа выходов коммутатора соединена с группой входов дешифратора, вторая группа выходов коммутатора соединена с группой входов блока памяти, группа выходов элементов И группыThis goal is achieved by the fact that in the device for controlling the sequence of service requests, containing a register, a group of AND elements, a distributor of control signals, a switch, a memory unit, and the group of information inputs of the register is a group of information inputs of the device, the bit outputs of the register are connected to the first inputs of the corresponding elements And the group, the group of outputs of the memory block is connected to the first group of inputs of the switch, the first output of the distributor of control signals is connected to the input of mutator, the second output of the control signal distributor is connected to the input of the memory unit, a pulse generator, an encoder, a decoder, two OR elements, a counter, a signal separation unit are introduced, the second input of each AND element connected to the corresponding output of the pulse generator, the third input of each element And the group is connected to the third output of the control signal distributor by them, the outputs of the elements and groups are connected to the group of inputs of the encoder, the group of outputs of the encoder is connected to the second group of inputs of the switch, ervaya group switch outputs connected to inputs of decoder group, the second group of switch outputs coupled to inputs of the storage unit group, the group members and group O

Соединена с группой управляющих входов регистра и со входами первого элемента ИЛИ, выход которого соединен с первым входом коммутатора, с суммирующим входом счетчика и с первых входом блока разделения сигналов, группа входов второго элемента ИЛИ является группой управляющих входов устройства, выход второго элемента ИЛИ соединен со вторым входом блока разделения сигналов, выход блока разделения сигналов соединен со вторым входом распределителя управляющих сигналов и с вычитающим входом счетчика, управляющий вход устройства соединен с управляющим входом счетчика и с третьим входом распределителя управляющих сигналов, выход счетчика соединен с четвертым входом распределителя управляющих сигналов, группа выходов дешифратора является группой информационных входов устройства.Connected to the group of control inputs of the register and the inputs of the first OR element, the output of which is connected to the first input of the switch, with the summing counter input and the first input of the signal separation unit, the group of inputs of the second OR element is the group of control inputs of the device, the output of the second OR element is connected to the second input of the signal separation unit, the output of the signal separation unit is connected to the second input of the control signal distributor and to the subtracting input of the counter, the control input of the device is connected to control input of the counter and with the third input of the distributor of control signals, the output of the counter is connected to the fourth input of the distributor of control signals, the group of outputs of the decoder is a group of information inputs of the device.

Поставленная цель достигается также тем, что блок разделения сигналов содержит два элемента И, элемент ИЛИ, элемент задержки, причем первый вход первого элемента И блока соединен с первым входом блока и с первым входом второго элемента И блока, вторые входы первого и второго элементов И блока соединены со вторым входом блока, выход второго элемента И блока соединен через элемент задержки блока с первым входом элемента ИЛИ блока, второй вход элемента 1<ЛИ блока соединен с выходом первого элемента И блока, выход элемента ИЛИ блока соединен с выходом блока.This goal is also achieved by the fact that the signal separation unit contains two AND elements, an OR element, a delay element, the first input of the first AND element of the block being connected to the first input of the block and to the first input of the second AND element of the block, the second inputs of the first and second elements AND block connected to the second input of the block, the output of the second element AND block is connected through the delay element of the block to the first input of the OR block element, the second input of the element 1 <LI block is connected to the output of the first element AND block, the output of the OR block element is connected to output block.

На фиг. 1 приведена структурная схема устройства, на фиг. 2 структурная схема блока разделениясигналов.In FIG. 1 is a structural diagram of the device, FIG. 2 is a block diagram of a signal separation unit.

Предлагаемое устройство содержит регистр 1, группу элементов И 2₁-2_п, первый вход 3 блока 10 разделения · сигналов, шифратор 4, коммутатор 5, блок 6 памяти, дешифратор 7, распре- . делитель 8 управляющих сигналов, счетчик 9, блок 10 разделения сигналов, элементы ИЛИ 11 и 12, генератор 13 импульсов, группу информационных входов 14 устройства, группу управляющих входов 15 устройства, управляющий вход 16 устройства, группу информационных выходов 17 устройства, третий вход 18, четвертый вход 19, второй вход 20, первый вход*21, первый выход 22, второй выход 23, третий выход ,24, первая группа входов 25 коммутатора, вторая группа входов 26 коммутатора, вторая группа выходов 27 коммутатора, первая группа выходов 28 коммутатора, элементы И 29 и 30, элемент ИЛИ 31, элемент 32 задержки.The proposed device contains a register 1, a group of elements AND 2 ₁ -2 _p , the first input 3 of the block 10 separation · signals, encoder 4, switch 5, memory unit 6, decoder 7, distribution. a control signal divider 8, a counter 9, a signal separation unit 10, OR elements 11 and 12, a pulse generator 13, a group of information inputs of a device 14, a group of control inputs of a device 15, a control input of a device 16, a group of information outputs of a device 17, a third input 18, the fourth input 19, the second input 20, the first input * 21, the first output 22, the second output 23, the third output 24, the first group of inputs 25 of the switch, the second group of inputs 26 of the switch, the second group of outputs 27 of the switch, the first group of outputs 28 of the switch, elements And 29 and 30, elem nt OR 31, delay element 32.

Устройство работает следующим образом.The device operates as follows.

С приходом запроса на один из входов группы входов 14 производится запоминание его в регистре 1. Соответствующий выход этого регистра подготавливает к работе соответствующий элемент группы И 2₁-2_П, на другой вход которого поступает сдвинутый по времени опрашивающий импульс с генератора 13. На третий вход выбранного элемента И 2 поступает разрешающий потенциал с выхода 22. Сигнал с выхода элемента И 2 поступает на вход шифратора 4, а также на сброс соответствующего ^разряда в .регистре 1 и через элемент ИЛИ 12 на суммирующий вход счетчика 9 и вход 21. По этому сигналу распределитель 8 снимет разрешающий потенциал с третьих входов элементов И 2,-2_п и выдает соответствующие управляющие сигналы.When a request arrives at one of the inputs of the group of inputs 14, it is stored in register 1. The corresponding output of this register prepares the corresponding element of the group And 2 ₁ -2 _P , the other input of which receives a time-shifted interrogating pulse from generator 13. On the third the input of the selected element And 2 receives the resolving potential from the output 22. The signal from the output of the And 2 element goes to the input of the encoder 4, and also to the reset of the corresponding digit in the register 1 and through the OR 12 element to the summing input of the counter 9 and input 2 1. By this signal, the distributor 8 will remove the resolving potential from the third inputs of the elements And 2, -2 _p and gives the corresponding control signals.

Если очередь пуста (на входе 19 имеется сигнал от реверсивного счетчика 9), то с выхода 23 на коммутатор 5 выдается соответствующий управляющий сигнал, по которому тот коммутирует свою группу входов 25 с группой выходов 28, й код номера абонента с выходов шифратора 4 поступает на входы дешифратора 7 без записи его в буферное запоминающее устройство, если очередь не пуста, то распределитель 8 выдает по своим 23 и 24 выходам соответствующие управляющие сигналы,по которым коммутатор 5 коммутирует свою группу входов 25 с группой выходов 27, и код номера абонента с выходов шифратора 4 записывается в блок 6.If the queue is empty (there is a signal from the reverse counter 9 at input 19), then the corresponding control signal is issued from output 23 to switch 5, through which it switches its input group 25 with output group 28, the subscriber number code from the outputs of encoder 4 is transmitted to the inputs of the decoder 7 without writing it to the buffer memory, if the queue is not empty, then the distributor 8 generates the corresponding control signals through its 23 and 24 outputs, through which the switch 5 switches its input group 25 with the output group 27, and the number code is the tape from the outputs of the encoder 4 is recorded in block 6.

Через время t^, которое равно времени записи кода номера абонента в блок 6, на выходе 22 появляется разрешающий потенциал, поступающий на третьи входы элементов И 2₄-2_п.After time t ^, which is equal to the recording time of the subscriber number code in block 6, the output potential 22 appears at the output 22, which goes to the third inputs of AND 2 ₄ -2 _p .

С приходом сигнала об освобожде- . нии обслуживающего устройства на группу входов 15 этот сигнал через элемент ИЛИ 11 и блок 10 разделения сигналов поступает на вычитающий вход реверсивного счетчика 9 й вход 20. По этому сигналу распределитель 8 выдает по своим 23 и 24 выходам соответствующие управляющие сигналы на коммутатор 5 и блок б. В блоке 6 выбирается ячейка, и из нее считывается код номера абонента, дольше всех находившегося в очереди, а коммутатор 5 коммутирует свою группу входов с группой выходов 28, и код номера абонента поступает из блока 6 на дешифратор 7.В случае одновременного поступления на группу входов 14 запросов от двух и более абонентов проход их на шифратор 4 осуществляется последовательно из-за опроса элементов И 2| -2L сдвинутыми импульсами с генератора 13 импульсов опроса. При одновременном появлении сигналаWith the arrival of a signal of release. When the servicing device is connected to the group of inputs 15, this signal through the OR element 11 and the signal separation unit 10 is fed to the subtracting input of the reverse counter 9th input 20. According to this signal, the distributor 8 provides the corresponding control signals to switch 5 and block b through its 23 and 24 outputs . In block 6, a cell is selected, and the subscriber number code that is in the queue for the longest time in the queue is read from it, and switch 5 commutes its input group with output group 28, and the subscriber number code comes from block 6 to decoder 7. In case of simultaneous receipt to the group inputs of 14 requests from two or more subscribers, their passage to the encoder 4 is carried out sequentially due to the interrogation of elements And 2 | -2L shifted pulses from the generator 13 polling pulses. When a signal appears at the same time

851409 6 о поступлении запроса на выходе элемента ИЛИ 12 и сигнала об освобождении обслуживающего устройства на выходе элемента ИЛИ 11 блок 10 разделения сигналов обеспечивает преимущественное прохождение сигнала о поступлении запроса за счет того, 5 что сигнал об освобождении обслужи(вающего устройства в этом случае задерживается в блоке 10 разделения сигналов и появляется на его выходе через время которое равно времени 10 записи кода номера абонента в буферное запоминающее устройство 6. ₄ 851409 6 about the receipt of a request at the output of the OR element 12 and the signal about the release of the service device at the output of the OR element 11, the signal separation unit 10 provides the predominant passage of the signal about the receipt of the request due to the fact that the signal on the release of the service device (in this case is delayed in block 10 separation of signals and appears on its output after a time which is equal to time 10 of recording the subscriber number code in the buffer memory 6. ₄

Предлагаемое устройство позволяет упростить устройство за счет отсутствия в нем блоков разрешения кон- 15 фликтиых ситуаций.The proposed device allows to simplify the device due to the lack of conflict resolution blocks in it.

Claims

one

The invention relates to computing and can be used in collective computing systems.

A multi-channel device is known for controlling the sequence of calls to a common consumer, comprising a register, a trigger, OR elements, a 1J pulse generator.

The disadvantage of such a device is poor performance.

The closest in technical essence and the achieved result to the proposed is a variable priority device, a register, a group of elements AND, a switch, a control unit, a memory block 2.

However, this device has a low bandwidth.

The purpose of the invention is to increase productivity.

The goal is achieved by the fact that the device for managing the priority of servicing requests, contains a register, a group of elements And, a distributor of control signals, a switch, a memory block, and a group of information inputs

. the register is a group of information inputs of the device, the bit outputs of the register are connected to the first inputs

5 elements AND groups, the group of outputs of the memory unit is connected to the first group of inputs of the switch, the first output of the distributor of control signals is connected to the input of the switch,

10, the second output of the distributor of control signals is connected to the input of the memory unit, a pulse generator, an encoder, is entered: an encoder, two OR elements, counters, a V5 separation unit, the second input of each AND element of the group is connected to the corresponding output of the pulse generator, the third the input of each element AND group is connected to the third output of the distributor of control signals, the outputs of the elements AND group are connected to the input group of the encoder, the output group of the encoder is connected to the second group

25 inputs of the switch, the first group of outputs of the switch is connected to the group of 7 inputs of the decoder, the second group of outputs of the switch is connected to the group of inputs of the memory block,

30 group of outputs of the AND elements of the group is connected to the group of control inputs of the register and with the inputs of the first element OR whose output is connected to the first input of the switch with the summing input of the counter and from the first inputs of the signal separation unit, the group of inputs of the second element OR is a group of control inputs device, the output of the second element OR is connected to the second input of the signal separation unit, the output of the signal separation unit is connected to the second input of the control signal distributor and to the subtractive input of the counter, ravl yuschy input device coupled to the control input of the counter and the third input control signals distributor counter output is connected to a fourth input of the distributor khdih control signals outputs of decoder group is a group of information inputs of the device. The goal is also achieved by the fact that the signal separation unit contains two AND elements, an OR element, a delay element, the first input of the first AND element of the block is connected to the first input of the block and the first input of the second element AND block, the second inputs of the first and second elements And the block is connected to the second INPUT4 of the block, the output of the second element AND block is connected through the delay element of the block to the first input of the element OR block, the second input of the element T1LI of the block is connected to the output of the first element AND block, the output of the element OR block n with vosodom blo ha. FIG. 1 shows a block diagram of the device; FIG. 2 is a block diagram of a signal separation unit. The proposed device contains a register 1, a group of elements AND the first input 3 of the signal separation unit 10, the encoder 4, the switch 5, the memory unit 6, the decoder 7, the control signal distributor 8, the counter 9, the signal separation unit 10, the elements OR 11 and 12, a pulse generator 13, a group of information inputs 14 of the device, a group of control inputs 15 of the device, a control input 16 of the device, a group of information outputs 17 of the device, a third input 18, a fourth input 19, a second input 20, the first, the first output 22, the second exit 23, third exit, 24, first switch input group 25, second switch group input 26, switch second output group 27, first output switch group 28, AND elements 29 and 30, OR element 31, delay element 32. The device works as follows. with the arrival of a request to one of the inputs of a group of inputs 14, it is stored in register 1. The corresponding output of this register prepares the corresponding element of group I for operation, the other input of which receives a time-shifted polling pulse from generator 13. To the third input of the selected element 2 the resolving potential comes from the output 22. The signal from the output of the AND 2 element is fed to the input of the encoder 4, as well as to the corresponding reset in the register 1 and through the OR element 12 to the summing input of the counter 9 and the input 21. By this signal, the distributor 8 will remove the resolving potential from the third inputs of the elements AND, and outputs the corresponding control signals. If the queue is empty (at input 19 there is a signal from the reversible counter 9), then from output 23 to switch 5, the corresponding control signal is output, through which it switches its group of inputs 25 with group of outputs 28, and the subscriber number code from the outputs of the encoder 4 to the inputs of the decoder 7 without writing it to the buffer memory, if the queue is not empty, then the distributor 8 outputs, at its 23 and 24 outputs, the corresponding control signals, through which the switch 5 switches its input group 25 with the output group 27, and the number code the subscriber from the outputs of the encoder 4 is recorded in block b. At a time t ' which is equal to the recording time of the code of the subscriber's number in block 6, the output of the voltage 22 appears at the output of the third inputs of the AND elements. With the arrival of the release signal. The scientific research institute of the servicing device for a group of inputs 15 this signal through the element OR 11 and the signal separation unit 10 is fed to the subtractive input of the reversible counter 9 and the input 20. According to this signal, the distributor 8 outputs the corresponding control signals to the switch 5 and the block via its 23 and 24 outputs 6. In block 6, the cell is selected, and from it the code of the subscriber who has been longest in the queue is read, and switch 5 switches its group of inputs with output group 28, and the code of the subscriber number comes from block b to the decoder 7. In the case of In each group of inputs 14, requests from two or more subscribers pass them to the encoder 4 sequentially due to polling the elements AND 2 -2 by shifting pulses from the generator 13 polling pulses. At the same time the signal about the arrival of the request at the output of the element OR 12 and the signal about the release of the servicing device at the output of the element OR 11 appears, the signal separation unit 10 ensures that the signal about the receipt of the request is preferential because the signal about the release of the device The case is delayed in the signaling partitioning unit 10 and appears at its output through time t), which is equal to the time of writing the code of the subscriber number to the buffer memory of device 6. The proposed device This device allows to simplify the device due to the absence of conflict resolution blocks in it. Photomultiplier of the invention 1. A device for managing the queue of querying requests containing a register, a group of elements AND a distributor of control signals a switch, a memory block, the corpse of the information BXOJQOB register being a group of information inputs of the device, the bit outputs of the register are connected to the first inputs of the corresponding elements AND group, the group of outputs of the memory unit is connected to the first group of inputs of the switch; the first output of the control signal distributor is connected to the input of the switch; The output of the distribution of control signal bodies is connected to the input of the memory unit, which is designed so that, in order to improve performance, the device includes a pulse generator, an encoder, a decoder, two OR elements, a counter, and a separation unit. The second input of each element And group is connected to the corresponding output of the pulse generator, the third input of each element And group is connected to the third output of the distributor of control signals, the outputs of elements And group are connected to the group of inputs of the encoder. the encoder output group is connected to the second switch input group, the first switch output group is connected to the decoder input group, the second switch output group is connected to the memory block input group, AND group of the output group is connected to the register input control group and to the first element OR, the output of the first element OR is connected to the first input of the switch, to the summing input of the counter and to the first input of the signal separation unit; the input group of the second element OR is a control group The main inputs of the device, the output of the second element OR is connected to the second input of the signal separation unit, and the output of the signal isolation unit is connected. with the second input of the control signal distributor and with the reading of the counter input, the control input of the device is connected to the control input of the counter and the third input of the control distributor, the output of the counter is connected to the fourth input of the control distributor and X signals f the decoder output group is group of information outputs of the device. 2 A device according to claim 1, characterized in that the signal separation unit comprises two AND elements, an OR element, a hold element, the first input of the first element AND is connected to the first input of the block and the first input {the second element AND, the second inputs of the first and The second element And is connected to the second input of the block, the output of the second element And is connected through the delay element to the first input of the OR element, the second input of the OR element is connected to the output of the first element And, the output of the Nm element is connected to the output of the block. Sources of information taken into account in the examination 1. The author's certificate of the USSR I 631921, cl. S 06 F 9/18, 1978.

2. Authors certificate of the USSR 590742, cl. 6 06 F 9/18, 1978 (prototype).