Изобретение относитс к запомина щим устройствам. Известно буферное запоминающее устройство, которое содержит блок местного управлени , блоки формировани адресов записи и считьшани , регистры и логические элементы f 1 . Недостатком устройства вл етс его относительна сложность. Наиболее близким по технической сущности к предлагаемому вл етс буферное запоминающее устройство, содержащее блок местного управлени , блок формировани адресов записи , блок формировани адресов считьщ .ани , регистры и группы элементов И по числу регистров. Выходы каждого регистра зтого устройства подключены к одним входам элементов И соответствующей группы, другие входы эле ментов И каждой групЬы объединены и соединены с выходами блока формирова ни адресов считьшани . Выходы элеме тов И всех групп поразр дно объединены и соединены с одноименными выходами устройства. Входы блока формировани адресов записи и блока формировани адресов считывани подключены к выходам блока местного управлени . Управл ющие входы регистров соединены с выходами блока формирова.ни адресов записи, а информационные входы всех регистров поразр дно объединены С23. Недостатком известного устройства вл етс невозможность осуществлени сдвига хран щейс в любом регистре информации влево - вправо и перезаписи информации из регистра в регистр (часть регистра), что сужает ласть применени устройства. Цель изобретени - расширение области применени устройства за счет обеспечени возможности сдвига информации в регистрах. Поставленна цель достигаетс тем, что в буферное запоминанндее устройство , содержащее адресный блок считывани , адресный блок записи, блок местного управлени , группы регистров и группы основных элементов И, причем выходы регистров групп подключены к одним из входов соответствуюпщх основных элементов И групп, другие входы основных элементов И каждой группы объединены и соединены с выходами адресного блока считьшани , выходы основных элементов И каждои группы поразр дно объединены и .соединены с одноименными выходами уст ройства, а входы адресного блока считьшани и адресного блока записи подключены к одним из выходов блока местного управлени , введены коммутатор и группы дополнителЁных элементов Ц причем.выходы коммутатора соединены с информационными входами регистров групп, одни из входов соединены соответственно с выходами основных злементов И групп и другими выходами бло ка местного управлени , а другие вход комь5утатора вл ютс входами устройства , выходы дополнительных элементов И групп соединены с управл ющими вход ми одноименных регистров групп, первые входы дополнительных элементов И каждой группы объединены и соединены с одними из выходов адресного блока записи, вторые входы одноименных допо нительных элементов И групп объединены и соединены с другими выходами адресного блока записи. На чертеже изображена функциональна схема предлагаемого устройства. Устройство .содержит блок 1 местного управлени , адресный блок 2 считывани , адресный блок 3 записи, группы регистров 4, группы основных элементо И 5, группы дополнительных элементов И 6 и коммутатор 7 Выходы 8 элементов И 5 соединены с одними иэ входов коммутатора 7 и с одно1 менными выходами устройства, выходы 9 регистров 4 подключены к одним из входов элементов И 5. Выходы 10 элементов И 6 соединены с управл ющими входами одноименных регистров 4. Выходы 11 блока 2 обеспечивают считывание информации, хран щейс в регист рах 4. Управление работой блока 2 осу ществл етс блоком 1 местного управт Ленин сигналами по выходу .12. Управле ние работой блока 3 осуществл етс блоком 1 местного управлени сигналам по выходу 13. Выходы 14 и 15 блока 3 обеспечивают запись в регистры инфор8 24 мации, поступающей с выходов 16 коммутатора 7. Выходы I6 коммутатора 7 соединены с информационными входами регистров 4. Устройство имеет входы 17. Одни из входов коммутатора 7 соединены с выходами 18 блока 1, а другие входы коммутатора 7 вл ютс входами I7 устройства . Первые входы элементов И каждой группы объединены и соединены с выходами 14 блока 3, вторые входы одноименных элементов И объединены и соединены с выходами 15 блока 3. Предлагаемое устройство работает следующим образом, В режиме считывани адрес числа, подлежащего считьшанию, определ етс сигналамит поступающими с выхода 12 из блока 1 местного управлени в блок 2. Этот блок направл ет по одному из выходов 11 сигнал считьшани , который возбуждает элементы И 5 соответствующей группы, и информаци с выходов 9 регистров 4 одной из групп поступает на выходы В элементов И 5 и на выходы устройства. При выполнении режимов записи, перезаписи и сдвига блок 1 местногг управлени направл ет в коммутатор 7сигнал по одному из выходов 18. 8зависимости от этого сигнала на выходы 16 коммутатора 7 поступает информаци или со входов 17 устройства или с выходов В элементов И 5, причем при выполнении режима сдвига на выходе 16 коммутатора 7 поступает информаци , сдвинута в соответствующую сторону на соответствующее количество разр дов относительно информации , поступающей на входы коммутатора 7. При записи с выходов 16 коммутатора 7 снимаетс входна информаци . Адрес, по которому необходимо ее записать , определ етс сигналами, пос:тупающими из блока 1 местного управлени в блок 3 по выходу 13. Этот блок направл ет по одному из выходов 14 по одному или нескольким выходам 15сигналы записи, которые возбуждают элементы И 6 соответствующей группы, при этом по окончании сигналов с выходов 10 элементов И 6 происходит запись информации в соответствзтощий адресуемый регистр 4. При одновременном обращении к регистрам какой-либо группы на запись и считьшание во врем - формировани This invention relates to memory devices. A buffer memory device is known which contains a local control block, write address and write address formation blocks, registers and logic elements f 1. The disadvantage of the device is its relative complexity. The closest in technical essence to the present invention is a buffer storage device containing a local control unit, a write address generation unit, an address building block, registers, and groups of AND elements by the number of registers. The outputs of each register of this device are connected to one input of the elements AND of the corresponding group, the other inputs of the elements AND of each group are combined and connected to the outputs of the block to form the addresses of the switch. The outputs of the elements AND of all groups are bit united and connected to the same outputs of the device. The inputs of the write address shaping unit and the read address shaping unit are connected to the outputs of the local control unit. The control inputs of the registers are connected to the outputs of the block of the memory addresses and the write addresses, and the information inputs of all registers are bitwise combined with C23. A disadvantage of the known device is the impossibility of shifting the information stored in any register to the left - right and rewriting information from the register to the register (part of the register), which narrows the range of application of the device. The purpose of the invention is to expand the field of application of the device by providing the possibility of shifting information in registers. The goal is achieved by the fact that, in memory buffer, a device containing an address read block, an address write block, a local control block, a register group and a group of main elements AND, the outputs of the group registers are connected to one of the inputs of the corresponding main elements AND groups, the other inputs of the main elements AND of each group are combined and connected to the outputs of the address block of the link, the outputs of the main elements AND of each group are bitwise combined and connected to the device of the same name, and the inputs of the address block of the schitschany and address block of the record are connected to one of the outputs of the local control unit, the switch and the groups of additional elements of C are entered. The switch outputs are connected to the information inputs of the group registers, one of the inputs is connected to the main elements I and group outputs and other outputs local control, and the other inputs of the switch are the inputs of the device, the outputs of the additional elements AND groups are connected to the control inputs of the same name register groups, stems additional inputs of AND gates in each group are combined and connected to one of the recording block of address outputs, second inputs of like elements and additional dome tional groups are combined and connected to the other address write unit outputs. The drawing shows a functional diagram of the proposed device. The device contains a local control unit 1, an addressable block 2 for reading, an address block 3 for recording, groups of registers 4, groups of basic elements AND 5, groups of additional elements AND 6 and switch 7 Outputs 8 of elements AND 5 are connected to one of the inputs of switch 7 and the same device outputs, outputs 9 of registers 4 are connected to one of the inputs of elements AND 5. The outputs 10 of elements 6 and 6 are connected to the control inputs of the same registers 4. The outputs 11 of block 2 provide reading of information stored in registers 4. Operation control 2 is carried out by a local Lenin control unit with output signals .12. The operation of block 3 is carried out by block 1 of local control of output signals 13. Outputs 14 and 15 of block 3 provide writing to the information registers 24 coming from the outputs 16 of switch 7. The outputs I6 of switch 7 are connected to the information inputs of registers 4. The device has inputs 17. One of the inputs of the switch 7 is connected to the outputs 18 of block 1, and the other inputs of the switch 7 are the inputs I7 of the device. The first inputs of the elements AND of each group are combined and connected to the outputs 14 of block 3, the second inputs of the elements of the same name are combined and connected to the outputs 15 of block 3. The proposed device works as follows. In the read mode, the address of the number to be calculated is determined by the output 12 from the local control unit 1 to the block 2. This block sends one of the outputs 11 to the send signal, which excites the AND elements of the corresponding group, and the information from the outputs 9 of the registers 4 of one of the groups goes to The outputs of AND gates 5 and outputs on the device. When recording, rewriting and shifting modes are performed, the local control unit 1 sends the signal 7 to one switch 18 on the switch. 8 Depending on this signal, the outputs 16 of the switch 7 receive information either from the device inputs 17 or from the outputs B of the And 5 elements, and the shift mode at the output 16 of the switch 7 receives information that is shifted in the appropriate direction by the corresponding number of bits relative to the information received at the inputs of the switch 7. When recording from the outputs 16 of the switch 7, the input information The address at which it is necessary to record it is determined by the signals: stupid from block 1 of local control to block 3 on output 13. This block sends one of the outputs 14 through one or several outputs 15 of the recording signals that excite elements 6 of the corresponding group, while at the end of the signals from the outputs of the 10 elements And 6 there is a recording of information in the corresponding addressable register 4. With simultaneous access to the registers of any group to write and read during the formation
сигналов записи и считьюани , инфор-: маци , хран ща с в данных регистрах 4, считываетс , а по окончании этих сигналов в регистры 4 или часть регистров 4 группы записьшаетс нова информаци .the recording and writing signals, the information stored in these registers 4, is read, and after these signals are completed, registers 4 or part of the registers 4 of the group record new information.
При перезаписи информации из регистров i-ой группы в регистры к-й группы блок 2 вырабатьюает соответствующий сигнал, а блок 3 выраба-ю тывает сигнал записи в регистры 4 к-ой группы и сигналы записи в j-й регистр 4. По этим сигналам считьшае ма из регистров 4 i-ой группы инфор маци через элементы И 5 и коммутатор 7 подаетс на информационные вхо ды регистров 4 и по окончании сигна лов записи записываетс в. регистры 4 к-ой группы. При сдвиге хран щейс в i-м ре- гистре 4 информации, например вправо на к разр дов, блок 3 и блок 2 нап- равл ют сигналы записи и считьшани в i-й регистр 4. Коммутатор 7 подает на информационные входы регистров 4 считьюаемую из t-ro регистра 4 информацию, сдвинутую на к разр дов вправо. Применениепредлагаемого устройства позвол ет производить в запоминающем устройстве сдвиг хран щейс информации влево-вправо и перезапись информации из регистра в регист Это позвол ет выполн ть часть логических операций непосредств енно в запоминающем устройстве, что разгружает от выполнени этих операций про цессор и, следовательно увеличивает его быстродействие. Кроме того, возможность вьшолнени операций сдвига непосредственно в за поминающем устройстве позвол ет производить обмен информацией с этим устройством как в параллельном, так и в последовательном коде. Это исключает необходимость применени схе сопр жени и, таким образом, упрощае структуру процессора.When overwriting information from the registers of the i-th group into the registers of the -th group, unit 2 generates the corresponding signal, and unit 3 generates the recording signal into the registers of the 4th group and recording signals into the j-th register 4. With these signals Calculate the registers 4 of the i-th group of information through the elements And 5 and the switch 7 is fed to the information inputs of the registers 4 and at the end of the recording signals is recorded into. registers of the 4th group. When shifting the information stored in the i-th register 4, for example, to the right on the bits, block 3 and block 2 send the write and read signals to the i-th register 4. Switch 7 provides information that registers 4 to the information inputs of registers 4 from t-ro register 4, information shifted by k bits to the right. The application of the proposed device allows the storage device to shift the stored information left-right and rewrite information from the register to the register. This allows you to perform part of the logical operations directly in the storage device, which unloads the processor from these operations and, consequently, increases its speed . In addition, the possibility of performing shift operations directly in the memory device allows the exchange of information with this device in both parallel and serial code. This eliminates the need for a mating circuit and thus simplifies the structure of the processor.