Claims (1)
Структурна схема предлагаемого преобразовател представлена на чертеже . Преобразователь угла поворота вала в код содержит генератор 1 импульсов, подключенный к счетнОму входу первого т|)иггера 2, одному входу элемента ИЗ и через элемент 4 .задержки к управл ющему входу первого блока 5 синхронизации , выход три1гера 2 через последовательно соединенные делитель 6 частоты и фильтр 7 подключены к фазовращател м 8 и 9 грубого и точного отсчетов , выходы которых подключены к соответствующим компараторам 10 и М, выходы разр дов делител 6 частоты подключены к первому и второму блокам 12 и L3 элементов И, управл ющие входы которых соединены с выходами соответствун цих блоков 5 и 14 синхрони- зации, а выходы подключены к регистру 15, выход триггера 2 подключен к одному входу элемента ШШ 16, другой вход которого соединен с выходом триггера 17 , выход подключен к другому входу элемента И 3 выход элемента 3 подключен к управл ющему входу блока 14 синхронизации, выход которого подключен к одному .входу триггера 17, другой вход которого соединен с одним выходом блока 12 элементов И, один вход второго и третьего элементов И 18 и 19 соединены с выходами компараторов 11 и 10, а выходы подключены к блокам 5 и 14 синхронизации, выходы которых подключены к одним входам триггеров 20 и 21, одни выходы триггеров 20 и 21, подключены к одним входам элементов И 22 и 23, к другим входам которых через дафференцирующий элемент (не показан) подключен выход дедител 6 частоты, а выходы элементов 22 и 23 объединены и подкхо чены к другим входам триггеров 20 и 21, выходы триггера 20 подключены к другим входам элементов 18 и 19 соответственно . Устройство работает следующим образом , Сигнал с выхода генератора 1 пост пает на счетный вход триггера 2 чере элемент 4 задержки на вход блока 5 синхронизации точного отсчета и на первый вход элемента 3, Выход триггера 2 подключен к делителю 6 частоты . На выходе триггеров делител 6 формируютс пр моугольные импульсы, которые поступают на вход блоков 12 и 13, Пр моугольный сигнал с выхода последнего триггера делител частоты поступает на вход фильтра 7, который формирует синусоидальное напр жение, Кроме того, сигнал с последнего триг гера делител поступает на диффере цируклций элемент, который формирует импульсы в момент перехода этого три гера из состо ни 1 в состо ние O Сигнал с выхода фильтра 7 поступа на входы фазовращател 8 и 9, с выходов которых на входы компараторов 10 и 11 поступает синусоидальное напр жение, сдвинутое по фазе отиосительно входного на угол, пропорццональный углу поворота вала фазовращателей , В момент перехода синусоиды напр жени через нуль на входе ,компараторов 10 и И формируютс им:пульсы , поступающие на входы эл ментов И 18 и 19, Так как по окончании предыдущего преобразовател триггер 20 установле в положение, при котором на его первом выходе имеетс разрешающий, а на втором запрещающий сигнал, то элемент И 18 открыт, а элемент 19 закрыт. Фазовый импульс точного отсчета через элемент И 1б поступает на вход«блока 5 синхронизации точного отсчета, который дл исключени неопределеннос ти считывани имеет управл ющий вход Считывающий импульс на выходе блока 5 синхронизации по вл етс только в слу чае, когда на двух входах этого блока присутствуют входные сигналы, т.е фазовые импульсы и задержанные элементом 4 импульсы с тенератора 1., Сигнал с выхода блока 5 поступёет на управл ющий вход блока 12 элементов И, на выходе которого формируетс код точного отсчета, который записываетс в регистр 15, Кроме того, значение кода старшего разр да запоминаетс триггером 17 и служит информацией дл сопр жени точного и грубого отсчетов . Импульс с выхода блока 5 мен ет состо ние триггера 20, вследствие чего элементы И 19 и 22 открываютс , а элемент И 18 закрываетс . Фазовый импульс грубого отсчета через открывшийс элемент И 19 поступает на вход блока 14 синхронизации грубого отсчета, на управл ющий вход которого поступают сигналы t элемента И 3, Дл согласовани точного и грубого отсчетов фазовый импульс грубого отсчета сдвигаетс при настройке фазовращател 8 в сторону опережени от фазового импульса точного отсчета на величину, равную 1/4 кванта младшего разр да грубого отсчета В случае, если код старшего разр да точного отсчета равен 1, фазовь1й импульс сигнала грубого отсчета, сдвинутый при настройке в сторону опережени , непосредственно используетс дл списывани кода грубого отсчета . Дл этого с выхода триггера 17, который запомнил код старшего разр да точного отсчета, подаетс через элемент ИЛИ 16 разрешающий потенциал, который поступает на второй вход элемента И 3, на первый вход которого поступают синг хронизирующиеоимпульсы генератора 1, В момент совпадени фазового имйульса грубого отсчета и управл ющего импуль са на выходе блока 14 по витс импульс считывани , когда все переходные npo-j, цессы делител (5 частоты закончены. При этом на :выходе блока 13 э лементов И формируетс код грубого отсчета, соответствующий положению вала преобразовател . Если код старшего разр да точногоотсчета равен О, то фазовый импульс грубого отсчета должен быть сдвинут в сторону запаздывани от нулевого положени фазовращател . Дл этого с выхода триггера 17, который находит с в положении О, поступает запрещаюпр й потенциал на элемент ИЛИ 16, На выходе элемента ИЛИ 16 формируютс пр моугольные импульсы, совпадающие с выходными импульсами триггера 2, Пр моугольные импульсы с выхода элемента ИЛИ 16 и синхронизирующие импульсы генератора 1 поступают на вх ды элемента ИЗ, В результате происходит временной сдвиг фазового импуль са грубого отсчета в сторо.ну запаздывани . На выходах блока 13 формируетс код грубого отсчета, который переписываетс в регистр 15, Импульс с выхода блока 14 устанавл вает в о триггер 17 и переключает триггер 21, которьй открывает элемент И 23, а также сигнализирует об оконча НИИ преобразовани по точному и грубо му отсчетам. После окончани цикла преобразова6 часни в момент перекода делител тоты из состо ни все единицы состо ние все нули на выходе дифференцирующего элемента по вл етс импульс, который проходит через открытый элемент И 23 и переключает триггер 20 и 21, закрыва элементы И 19, 22 и 23 и открыва элементы И 18 На этом преобразование двухотсчетного канала заканчиваетс , а элементы И 18, 19, 22 и 23, триггеры 20 и 21 наход тс в исходном состо нии и готовы дл следующего преобразовани , Б том случае, если фазовращатель 8 грубого отсчета развернут на угол, меньший, чем фазовращатель 9 точного отсчета, импульс грубого отсчета по в л етс раньше, чем импульс точного отсчета, но он не пройдет на вход блока 14, так как элемент 19 будет закрыт. Только после прихода фазового импульса точного отсчета и Записи значени кода старшего разр да точного отсчета в триггер 17 фазовый имПульс будет пропущен на вход блока 14, Таким образом-, по сравнению с известным предлагаемый преобразователь исключает возможную погрешность при формировании кода грубого отсчета Формула изобретени Преобразователь угла поворота вала в код, содержащий генератор импульсов , подключенньй к счетному входу первого триггера, одному входу элемента И и через элемент задержки к 58 управл ющему входу первого синхронизации , выход первого триггера через последовательно соединенные делитель частоты и фильтр подключены к фазовращател м грубого и точного отсчетов, выходы которых подключены к соответствующим компараторам, выходы разр дов делител частоты подключены к первому и второму блокам элементов И, управл ющие входы которых соединены с выходами соответсвующих блоков синхронизации , а выходы подключены к регистру , выход первого триггера подключен к одному входу элемента ИЛИ, другой вход которого соединен с выходом второго триггера, а выход подключен к другому входу элемента И, выход элемента И подключен к управл ющему входу второго блока синхронизации, выход которого подключен к одному входу второго триггера, другой вход которого соединен с одним выходом первого блока элементов И, о т л и ч а ю щ и и с тем, что, с целью повьш1ени точности преобразовани , в него введены два триггера, четыре элемента И, диффе-. рейдирующий элемент, одни входы второго и третьего элементов И соединены с выходами первого и второго компа раторов, а выходы подключены к первому и второму блокам синхронизации, выходы которых подключены к одним входам третьего и четвертого триггеров , одни выходы третьего и четвертого триггеров подключены к одним входам четвертого и п того элементов И, к другим входам которых через дифференцирующий элемент подключен выход делител частоты, а выходы четвертого и п того элементов И объединены и подключены к другим входам третьего и четвертого триггеров, выходы третьего триггера подключены к другим входам второго и третьего элементов И соответственно. Источники информации, прин тые во внимание при экспертизе 1,Авторское свидетельство СССР 4116-23, кл. Н 03 К 13/20, 1974, 2,Авторское свидетельство СССР № 537731, кл, G 08 С 9/04, 1973, 3,Авторское свидетельство СССР № 513367, кл.б 08 С 9/04, 1974 (прототип ) ,The structural scheme of the proposed converter is represented in the drawing. The shaft rotation angle converter contains the 1 generator of pulses connected to the counting input of the first m иг ger 2, one input of the IZ element and through the delay element 4 to the control input of the first synchronization unit 5, the output of the triangle 2 through the serially connected frequency divider 6 and the filter 7 is connected to the phase shifters 8 and 9 of coarse and precise samples, the outputs of which are connected to the respective comparators 10 and M, the outputs of the bits of the frequency divider 6 are connected to the first and second blocks 12 and L3 of the elements I, the control inputs to which are connected to the outputs of the corresponding synchronization blocks 5 and 14, and the outputs are connected to register 15, the output of flip-flop 2 is connected to one input of the SHSh 16 element, the other input of which is connected to the output of trigger 17, and the output element 3 is connected to the control input of the synchronization unit 14, the output of which is connected to one trigger input 17, the other input of which is connected to one output of the block 12 And elements, one input of the second and third elements And 18 and 19 are connected to the outputs of the comparators 11 and 10 and exit We are connected to synchronization blocks 5 and 14, the outputs of which are connected to one input of the flip-flops 20 and 21, one output of the flip-flops 20 and 21 are connected to one input of the elements 22 and 23, to the other inputs of which are connected through a differentiating element (not shown) The frequency deducer 6, and the outputs of the elements 22 and 23 are combined and podkhocheny to other inputs of the flip-flops 20 and 21, the outputs of the flip-flop 20 are connected to other inputs of the elements 18 and 19, respectively. The device operates as follows. The signal from the output of the generator 1 post is fed to the counting input of the trigger 2 and the delay element 4 to the input of the synchronization unit 5 of the exact counting and to the first input of the element 3, the output of the trigger 2 is connected to the frequency divider 6. At the output of the splitter triggers, rectangular pulses are generated, which are fed to the input of blocks 12 and 13. The rectangular signal from the output of the last trigger of the frequency divider is fed to the input of the filter 7, which generates a sinusoidal voltage. In addition, the signal from the last trigger of the divider is supplied on the differentiation of the element, which generates pulses at the moment of transition of this three hera from state 1 to state O The signal from the output of the filter 7 enters the inputs of the phase shifter 8 and 9, from the outputs of which to the inputs of the comparators 10 and 11 a sinusoidal voltage shifted in phase from the input angle to an angle proportional to the angle of rotation of the shaft of phase shifters, at the time the sinusoid voltage passes through zero at the input, the comparators 10 and I are formed by them: pulses arriving at the inputs of the elements 18 and 19, since at the end of the previous converter, the trigger 20 is set to a position in which there is an enabling signal on its first output, and a inhibit signal on the second, the AND element 18 is open, and the element 19 is closed. The exact phase phase pulse through the element I 1b is fed to the input of the synchronization unit 5 of the exact reference, which, to avoid reading uncertainty, has a control input. A counting pulse at the output of the synchronization unit 5 appears only when two inputs of this block are present input signals, i.e., phase pulses and pulses delayed by element 4 from the generator 1. The signal from the output of block 5 arrives at the control input of block 12 of the elements I, the output of which generates an exact counting code, which records are in register 15, In addition, the value of MSB code stored trigger information 17 and serves for mating fine and coarse counts. A pulse from the output of block 5 changes the state of flip-flop 20, as a result of which And elements 19 and 22 open and And element 18 closes. The coarse phase pulse through the opened element And 19 is fed to the input of the coarse synchronization unit 14, to the control input of which signals are received from the And 3 element. To reconcile accurate and coarse readings, the coarse phase pulse shifts when the phase shifter 8 is tuned to the front side of the phase precision pulse count by an amount equal to 1/4 quantum of the younger bit of the rough count In case the code of the higher digit of the exact count is equal to 1, the phase pulse of the rough count signal shifted by us Royko toward advance directly used for copying code coarse reference. To do this, from the output of the trigger 17, which memorized the code of the highest bit of the exact count, is fed through the element OR 16 the resolving potential, which is fed to the second input of the AND 3 element, the first input of which receives the synchronizing impulses of the generator 1, At the time of the phase impulse coarse reading and a control pulse at the output of block 14, a read pulse is obtained when all transitional npo-j, divider processes (5 frequencies are completed. At the same time, the output of block 13 elements is generated and a coarse reference code corresponding to the position If the high-precision code of the exact-count is O, then the coarse phase pulse must be shifted to the side of the zero position of the phase-shifter. To do this, the output 17 of the trigger, which is with the O position, prevents the potential for the OR element 16, At the output of the element OR 16, rectangular pulses are formed, which coincide with the output pulses of trigger 2, Rectangular pulses from the output of the element OR 16 and the synchronizing pulses of the generator 1 are received at the input of the element FROM There is a temporal shift of the coarse phase pulse to the side of the delay. At the outputs of block 13, a coarse count code is generated, which is rewritten into register 15, a pulse from block 14 sets the trigger 17 and switches the trigger 21, which opens the element 23 and also signals the end of the scientific research institute for accurate and coarse readings . After the end of the conversion cycle, at the time of the divider divider transition from the state of all state units to all zeros, a pulse appears at the output of the differentiating element, which passes through the open element 23 and switches the trigger 20 and 21, closing the elements 19, 22 and 23 and opening the elements of AND 18. At this, the conversion of the two-channel is completed, and the elements of AND 18, 19, 22 and 23, the flip-flops 20 and 21 are in the initial state and are ready for the next conversion, unless the coarse phase shifter 8 is turned to smaller angle Than the exact phase readout 9, the coarse count pulse is earlier than the precision count pulse, but it will not pass to the input of block 14, since element 19 will be closed. Only after the arrival of the phase pulse of the exact reading and Recording the value of the higher-order code of the exact reference in the trigger 17, the phase impulse will be passed to the input of the block 14. Thus, compared to the known, the proposed converter eliminates the possible error in the formation of the coarse reference code. rotation of the shaft in the code containing the pulse generator connected to the counting input of the first trigger, one input of the element And and through the delay element to the 58 control input of the first si synchronization, the output of the first trigger through serially connected frequency divider and filter are connected to coarse and precise phase shifters, the outputs of which are connected to the corresponding comparators, the outputs of the bits of the frequency divider are connected to the first and second blocks of the And elements, the control inputs of which are connected to the outputs of the corresponding synchronization blocks, and the outputs are connected to the register, the output of the first trigger is connected to one input of the OR element, the other input of which is connected to the output of the second trigger, and the output one is connected to another input of the element I, the output of the element I is connected to the control input of the second synchronization unit, the output of which is connected to one input of the second trigger, the other input of which is connected to one output of the first block of elements and so that, in order to increase the accuracy of the transformation, two triggers are introduced into it, the four elements AND, differential. raiding element, one inputs of the second and third elements I are connected to the outputs of the first and second comparators, and the outputs are connected to the first and second synchronization blocks, the outputs of which are connected to one inputs of the third and fourth triggers, one outputs of the third and fourth triggers are connected to one inputs the fourth and fifth And elements, to the other inputs of which, through the differentiating element, the output of the frequency divider is connected, and the outputs of the fourth and fifth elements And are connected and connected to the other inputs of the third and fourth the third trigger, the outputs of the third trigger are connected to the other inputs of the second and third elements AND, respectively. Sources of information taken into account in the examination 1, USSR Copyright Certificate 4116-23, cl. H 03 K 13/20, 1974, 2, USSR Author's Certificate No. 537731, class G 08 C 9/04, 1973, 3, USSR Author's Certificate No. 513367, class B 08 C 9/04, 1974 (prototype),