Claims (3)
Изобретение относитс к автоматике и вычислительной технике и, в част ности, может быть использовано .в час .тотомерах,фазометрах и фазовращател х : Известен умножитель частоты, содержащий фазовый детектор, усилитель посто нного тока, фильтр нижних частот, управл емый генератор импульсов , делитель частоты и фазовращател Недостатком умножител вл етс пониженна точность умножени частоты . Известен также умножитель частоты содержащий генератор импульсов, делитель частоты, счетчики-, управл емый делитель частоты, группы элементов И, элементы И и ИЛИ и триггеры 2у. Недостатком умножител частрты вл етс пониженна точность умножени , обусловленна ошибкой измерени периода входного сигнала. Наиболее близким к предлагаемому вл етс умножитель частоты, содержа щий генератор тактовых импульсов, выход которого через основной делитель частоты подключен к сигнальным входам первого и второго ключей, а выход первого ключа соединен, со счет ным входом первого счетчика, подключенного выходами разр дов к первым входам элементов И первой группы, соединенных выходами с первой группой управл ющих входов управл емого де- лител частоты, выход которого вл етс выходом умножител частоты, сигнальный вход подключен к выходу третьего ключа, а втора группа управл ющих входов - к выходам элементов И второй группы, соединенных первыми входами с выходами разр дов второго счетчика, подключенного счетным входс л к выходу второго ключа, причем управл ющие входы ключей, вторые входы элементов И первой и второй групп и ВХОДЫ: обнулени сметчиков соединены с соответствующими выходами блока управлени , подключенного . входом через формирователь импульсов к входу умножаемой частоты, причем сигнальный вход третьего ключа соединен с выходе генератора тактовых импульсов р., Недостатком умножител вл етс пониженна точность умножени , обусловленна сшибкой измерени периода входного сигнала, котора возрастает при увеличении умножаемой частоты. Цель изобретени - повышение точности умножени и расширение частотного диапазона умножител . Указанна цель достигаетс тем, что в умножитель частоты, содержащий генератор тактовых импульсов, выход которого через основной делитель частоты подключен к сигнальным входам первого и второго ключей/ а вы;ход первогоключа соединен со счетным входом первого счетчика, подключенного выходами разр дов к первы входам элементов .И первой группы, со диненных выходами с первой группой управл ющих входов управл емого дели тел частоты, выход которого вл етс выходом умножител частоты, сигна льный вход подключен к выходу третье ключа, а втора группа управл ющих входов - к выходам элементов И второ згруппы, соединенных первыми входами с выходами разр дов второго счетчика , подключенного счетным входом к выходу второго ключа, причем управл ющие входы ключей, вторые входы элементов И первой и второй групп и входы обнулени счетчиков соединены с соответствующими выходами блока управлени , подключенного входом через формирователь импульсов к вход умножаемой частоты, введены управл емый генератор импульсов, фильтр ниж них частот, фазовый детектор и допол нительный делитель частоты, подключе ный входом к выходу управл емого делител частоты, а выходом - к первому входу фазового детектора, соединенного вторым входом с выходом фор мировател импульсов, а выходом с входом фильтра нижних частот, выход которого через управл емый генератор импульсов подключен к сигнальному входу третьего ключа. На чертеже изображена блок-схема умножител частоты. Умножитель содержит генератор 1 тактовых импульсов, выход которого через основной делитель 2 частоты подключен к сигнальным входам перво го и второго ключей 3 и 4. Выход пер вого ключа 3 соединен со счетным вхо дом первого счетчика 5, подключенног выходами разр дов к первым входам эл ментов И первой группы 6, соединенны выходами с первой группой управл ющи входов управл емого делител 7 часто Выход делител 7 вл етс выходам умножит ел частоты, причем делитель 7 подк фочен сигнальным входом к выходу третьего ключа 8,- а второй груп пой управл ющих входов - к выходам элементов И второй группы,9, соединенных первыми входами с выходами разр дов второго счетчика 10. Счетчи 10 подключен счетным входом к выходу второго ключа /4 . Управл кжсие входы ключей 3,4,8, вторые.входы элементов И первой и второй группы 6,9 и входы рбнулени счетчиков 5,10 соединены .с соответствующими выходами блока 11 управлени . Блок 11 подключен входом через формирователь 12 импульсов к входу умножаемой частоты. Выход управл емого делител 7 соединен через дополнительный делитель 13 частоты с первым входом фазового детектора 14. Детектор 14 подключен вторым входом к выходу формировател 12, а выходом - к входу фильтра 15 нижних частот. Выход фильтра 15 соединен через управл емый генератор -16 импульсов с сигнальным входом третьего ключа 8. Умножитель частоты работает следующим образом. Пусть до поступлени первого импульса умножаемой частоты ключ 3 закрыт, а ключ 4 открыт. Тогда первый импульс умножаемой частоты, поступающий на вход блока 11 управлени , эйкрывает . ключ 4, открывает ключ 3 и вырабатывает импульс сброса, обнул ющий счетчик 5. Импульсы генератора 1тактовых импульсов через делитель 2частоты и через открытый- ключ 3 поступают на счетчик 5, В течение первого периода умножаемой частоты на -счетчик 5 поступает число импульсов, равное произведению этого периода умножаемой частоты на выходную частоту делител 2. С окончанием первого периода счетчик 10 устанавливаетс в нулевое состо ние , закрываетс ключ 3, открываетс ключ 4, а выходы разр дов счетчика 5 через группу элементов И 6 подсоедин ютс к управл ющим входам делител 7 частоты, коэффициент делени которого становитс пропорциональным коду счетчика 5, т.е. пропорциональным первому периоду умножаемой частоты. При этом частота импульсов на выходе управл емого целител 7, т.е. выходна частота умножител частоты равна умноженной в соответствующее число раз входной частоте. Однако в результате умножени по вл етс сшибка, величина которой зависит от погрешности измерени периода умножаемой частоты. Дл автоматической коррекции погрешности умножени на фазовом детекторе 14 выполн етс сравнение входной частоты умножител (с выхода формировател 12);И приведенной ко входу (поделенной на коэффициент умножени ) выходной частоты. Соотвественно на выходе фильтра 15 формируетс сигнал ошибки в виде напр жени посто нного тока, которое используетс дл изменени частоты управл емого генератора 16 до наступлени равенства частот на входе фазового детектора 14. В течении второго периода умножаемой частоты одновременно с формированием выходной частоты, определ емой длительностью предыдущего периода , производитс заполнение счетчика 10 выходными импульсами делител 2. С окончанием второго периода умножаемой частоты счетчик 5 устанавливаетс в нулевое состо ние, открываетс ключ 3, а код счетчика 10, пропорциональный второму периоду умножаемой частоты, поступает через группу элементов И 9 на управл ющие входы управл емого делител 7, формирук цего выходную умноженную частоту . . При этом с помсадью делител 13, фазового детектора 14, фильтра 15 и управл емого генератора 16 аналогич ,но вышеописанному производитс кор рел ци погра ности умножени , определ емой погрешностью измерени периода входной частоты счетчиком 10 Так же осуществл етс функционирование умножител и дл последующих периодов. Таким образом, рассмотренный умно житель частоты позвол ет по сравнени с известным повысить точность умноже ни в статическом режиме и расширить частотный диапазон умножаемых частот за счет введени цепи фазовой автопо стройки частоты, образованной делите лем 13, детектором 14, фильтром 15 и управл емым генератором 16, позвол ющей кет-1пенсировать погрешность изме рени периода умножаемой частоты путем соответствующего отклонени частоты генератора 16 от своего номинального значени . Формула изобретени Умножитель частоты, содержащий ге нератор тактошх импульсов, выход которого через основной делитель час тоты подключен, к сигнальным входам первого и второго ключей,а выход первого ключа соединен со счетным входс л первого счетчика подключенного выходами разр дов к первым входам элементов И первой группы, соединенных выходами с первой группой управл квдих входов управл емого делител частоты, выход которого вл етс выходом умножител частоты, сигнальный вход подключен к выходу третьего ключа, а втора группа управ, л ющих входов - к выходам элементов И второй группы, соединенных первыми входами с выходами разр дов второго счетчика, подключенного счетным входом к выходу второго ключа, причем управл квд1е входы ключей, вторые входы элементов И первой и второй групп и входы обнулени счетчико соединены с соответствующими выходами блока управлени , подключенного вхо с л через формирователь импульсов к входу умножаемой частоты, о т л и ч а ю щ и и с тем, что, с целью повышени точности умножени и расширени частотного диапазона, в него введены -управл емый генератор импульсов , фильтр, нижних частот, фаз овый детектор и дополнительный делит тель частоты, подключенный входом к выходу управл емого делител частоты , а выходом - к первому входу фазового детектора, соединенного вторым входом с выходом формировател импульсов , а шлходом - с входом фильтра нижних частот, выход которого через управл емый генератор импульсов подключен к сигнальному входу третьего ключа. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 621062, кл. Н 03 В 19/00, 1976. The invention relates to automation and computer technology and, in particular, can be used in hour meters, phase meters and phase shifters: A frequency multiplier is known, which includes a phase detector, a DC amplifier, a low-pass filter, a controlled pulse generator, a divider frequency and phase shifter The disadvantage of the multiplier is the reduced frequency multiplication accuracy. Also known is a frequency multiplier comprising a pulse generator, a frequency divider, counters-, a controlled frequency divider, groups of elements AND, elements AND and OR, and triggers 2y. The disadvantage of the multiplier is the reduced multiplication accuracy due to the measurement error of the input signal period. Closest to the present invention is a frequency multiplier containing a clock pulse generator, the output of which is connected to the signal inputs of the first and second keys through the main frequency divider, and the output of the first key is connected to the counting input of the first counter connected to the bits of the outputs elements AND of the first group connected by outputs to the first group of control inputs of a controlled frequency divider, the output of which is the output of a frequency multiplier, the signal input is connected to the output of the third key, and the second group of control inputs to the outputs of elements AND of the second group connected by the first inputs to the outputs of the bits of the second counter connected to the output of the second key, the control inputs of the keys, the second inputs of the elements of the first and second groups and INPUTS: nullity meters are connected to the corresponding outputs of the control unit connected. input through the pulse shaper to the input of the multiplied frequency, the signal input of the third key is connected to the output of the clock pulse generator p. The disadvantage of the multiplier is reduced multiplication accuracy due to an error in measuring the period of the input signal, which increases with increasing multiplying frequency. The purpose of the invention is to increase the multiplication accuracy and expand the frequency range of the multiplier. This goal is achieved by the fact that a frequency multiplier containing a clock pulse generator whose output is connected to the signal inputs of the first and second keys / a through the main frequency divider; the turn of the first key is connected to the counting input of the first counter connected by the bit outputs to the first inputs of the elements And the first group, connected to the outputs with the first group of control inputs of the controlled frequency object, the output of which is the output of the frequency multiplier, the signal input is connected to the third key output, and Pa group of control inputs - to the outputs of the elements And the second group connected by the first inputs to the outputs of the bits of the second counter connected by a counting input to the output of the second key, and the controlling inputs of the keys, the second inputs of the elements of the first and second groups and the inputs of zeroing the counters are connected A control pulse generator, a low-pass filter, a phase detector and an additional divider are introduced to the input of the multiplied frequency with the corresponding outputs of the control unit connected by the input through the pulse shaper. frequency, connected by an input to the output of a controlled frequency divider, and by an output to the first input of a phase detector connected by a second input to the output of a pulse shaper, and output from an input of a low-pass filter, whose output through a controlled pulse generator is connected to the signal input of the third key. The drawing shows a block diagram of the frequency multiplier. The multiplier contains a generator of 1 clock pulses, the output of which through the main divider 2 frequencies is connected to the signal inputs of the first and second keys 3 and 4. The output of the first key 3 is connected to the counting input of the first counter 5, connected to the bit outputs to the first inputs of the elements And the first group 6, connected to the outputs of the first group of control inputs of the controlled divider 7, often the output of the divider 7 is the outputs multiplied by the frequency, and the divider 7 is fed by the signal input to the output of the third key 8, and the second group of control constituents inputs - the outputs of AND gates of the second group, 9 connected to the first inputs to the outputs of the bits of the second counter 10. Data counter 10 counting input connected to the output of the second switch / 4. The control inputs of the keys 3,4,8, the second inputs of the elements AND of the first and second groups 6,9 and the inputs of the counter resetting of the counters 5,10 are connected to the corresponding outputs of the control unit 11. Unit 11 is connected to the input through the shaper 12 pulses to the input of the multiplied frequency. The output of the controlled divider 7 is connected via an additional frequency divider 13 to the first input of the phase detector 14. The detector 14 is connected to the output of the shaper 12 by a second input, and the output to the input of the low-pass filter 15. The output of the filter 15 is connected via a controlled pulse generator -16 to the signal input of the third key 8. The frequency multiplier operates as follows. Let key 3 be closed and key 4 open before the arrival of the first multiplied frequency pulse. Then the first pulse of the multiplied frequency, which arrives at the input of the control unit 11, eykryvaet. key 4, opens key 3 and generates a reset pulse, zeroing counter 5. Generator pulses of 1-stroke pulses through frequency divider 2 and through open-key 3 arrive at counter 5, During the first period of the frequency to be multiplied, counter counts 5 of this period, the frequency to be multiplied by the output frequency of the divider 2. With the end of the first period, the counter 10 is set to the zero state, the key 3 is closed, the key 4 is opened, and the discharge outputs of the counter 5 are connected through a group of elements 6 the control inputs of the divider 7 frequency dividing ratio of which becomes proportional to code 5, i.e. counter proportional to the first period of the multiplied frequency. The frequency of the pulses at the output of the controlled healer 7, i.e. the output frequency of the frequency multiplier is multiplied by the corresponding frequency of the input frequency. However, as a result of multiplication, an error appears, the magnitude of which depends on the measurement error of the period of the multiplied frequency. To automatically correct the multiplication error, phase detector 14 compares the input frequency of the multiplier (from the output of the driver 12); And the output frequency, reduced to the input (divided by the multiplication factor). Accordingly, the output of the filter 15 generates an error signal in the form of a DC voltage, which is used to change the frequency of the controlled oscillator 16 until equal frequencies occur at the input of the phase detector 14. During the second period, the multiplied frequency simultaneously with the formation of the output frequency determined by the duration the previous period, the counter is filled with 10 output pulses of the divider 2. With the end of the second period of the multiplied frequency, the counter 5 is set to the zero state, o The key 3 is hidden, and the counter code 10, proportional to the second period of the multiplied frequency, is fed through a group of elements AND 9 to the control inputs of the controlled divider 7, forming the output multiplied frequency. . In this case, with the splitter 13, the phase detector 14, the filter 15 and the controlled oscillator 16 is similar, but the above is corrected for the multiplicity constraint determined by the measurement error of the input frequency period by the counter 10 The same operation is performed for the multiplier for subsequent periods. Thus, the considered frequency multiplier allows, in comparison with the known one, to increase the accuracy multiply in a static mode and expand the frequency range of the frequency to be multiplied by introducing a phase auto-tuning circuit for the frequency formed by divider 13, detector 14, filter 15 and controlled by generator 16 allowing the ket-1 to compensate for the error in measuring the period of the multiplied frequency by appropriately defining the frequency of the generator 16 from its nominal value. The invention The frequency multiplier containing the generator of clock pulses, the output of which is connected through the main frequency divider to the signal inputs of the first and second keys, and the output of the first key is connected to the counting input of the first counter of the connected outputs of the bits to the first inputs of the And elements of the first group connected by outputs to the first group of control inputs of the controlled frequency divider, the output of which is the output of the frequency multiplier, the signal input is connected to the output of the third key, and the second group is Equalizing inputs to the outputs of elements AND of the second group, connected by the first inputs to the outputs of the bits of the second counter, connected by a counting input to the output of the second key, while controlling the inputs of the keys, the second inputs of the elements I of the first and second groups, and the zeroing inputs of the counter with the corresponding outputs of the control unit connected via l through the pulse shaper to the input of the multiplied frequency, so that, in order to improve the accuracy of multiplying and expanding the frequency range, equal pulse generator, filter, low frequency, phase detector and additional frequency divider connected by the input to the output of the controlled frequency divider, and output to the first input of the phase detector connected by the second input to the output of the pulse former, and the slope to the input low pass filter, the output of which through a controlled pulse generator is connected to the signal input of the third key. Sources of information taken into account during the examination 1. USSR author's certificate No. 621062, cl. H 03 B 19/00, 1976.
2.Авторское свидетельство CQCP .№ 404085, кл. е 06 F 7/39, 1971. 2. Author's certificate CQCP. № 404085, cl. e 06 F 7/39, 1971.
3.Кириа аки, Н.В., Дудыкович В.Б. Методы и устройства цифрового измерени низких и инфранизких частот.Львов, tonsla школа, 1975, с. 69, рис. 218 (прототип).3. Kirya Aki, N.V., Dudykovich V.B. Methods and devices for the digital measurement of low and infra-low frequencies. Lions, tonsla school, 1975, p. 69, fig. 218 (prototype).
ibib