SU842848A1 - Устройство дл возведени вКВАдРАТ - Google Patents
Устройство дл возведени вКВАдРАТ Download PDFInfo
- Publication number
- SU842848A1 SU842848A1 SU792745567A SU2745567A SU842848A1 SU 842848 A1 SU842848 A1 SU 842848A1 SU 792745567 A SU792745567 A SU 792745567A SU 2745567 A SU2745567 A SU 2745567A SU 842848 A1 SU842848 A1 SU 842848A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- transistor
- field
- resistor
- input
- operational amplifier
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
Description
Союз Советских Социалистических Республик
Государственный комитет СССР по делам изобретений и открытий
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву — (22) Заявлено 04.04.79 (21) 2745567/18-24 с присоединением заявки № — (23) Приоритет —
Опубликовано 30.06.81.Бюллетень Ns 24
Дата опубликования описания 30.06.81 <..>842848 (51)М. Кл.3
G 06 G 7/20 (53) УДК 681.335 (088.8)
(72) Автор изобретения | С. А. Ефимов | ίΙΑΙΈΗΙΗΟ- 1 ч i ' ТГХ?/Р?ЕС.·..· ' |
(71) Заявитель | Г · ·:· : · I ' · · ·- |
(54) УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ В КВАДРАТ 1 Изобретение относится к измерительной и аналоговой вычислительной , . технике и предназначено для возведения в квадрат электрических сигналов. $
Известно устройство возведения в квадрат, использующее нелинейность характеристики, полевого транзистора, которое содержит инверсный каскад, полевые транзисторы, резистор и последовательно соединенные и кинематически связанные конденсаторы пере. менной емкости, нагрузочный и балансировочный резисторы. Для этой схемы разброс параметров является источни- 15 ком погрешности преобразования [1].
Из известных устройств возведения в квадрат наиболее близким к предлагаемому по технической сущности яв- 20 ляется устройство, содержащее источник питания, два полевых транзистора, три резистора и операционный усилитель. Входной сигнал поступает на затворы транзисторов, истоки которых 25 объединены и подключаются по входу преобразователя тока (операционный усилитель и резистор), а стоки через '* резисторы подключены к источнику питания. 30
Выходной сигнал этого устройства равен где
Для где полевого и8Ы* ,ж + 2а) >
сопротивление цепи обратной связи операционного усилителя; токи стока транзистора 1 и 2, соответственно, транзистора справедливо Λ (Uо - Иъ)* /. ч
- G о —ϊγ;— > u' стока транзистора;
J - ток
Go - проводимость открытого канала;
ϋσ - напряжение отсечки;
U-j - напряжение затвор-исток.
Если на затворы полевых транзисторов подавать парафазный. сигнал, то где G , Upv, - параметры транзистора 1;
Goi’ υοι “ параметры транзистора 2 /
При точном согласовании транзисторов, т.е. при G0d “ Gi>i ” G0 ’ · ” 1 имеем β I2] «о
Недостатками схемы является то, что разброс параметров транзисторов понижает точность преобразования i выходной сигнал имеет постоянную составляющую i сложность.
Цель изобретения - повышение точ- _ ности и упрощение схемы. 5
Поставленная цель достигается тем, что вход устройства, содержащего два полевых транзистора, два резистора и операционный усилитель, подключен : через резисторы ко входам операционного усилителя, к которым подключены стоки полевых транзисторов, причем затвор первого транзистора подключен· к истоку, затвор второго - к'стоку, а истоки заземлены. 15
На чертеже представлена принципиальная схема предлагаемого устройстгде К - коэффициент усиления операционного усилителя.
Используя выражения (2), (3), (4), получаем и -и I. Г Go'( и2 + и2 1
ВЫХ К иси1 ^2 иси2 2й2и02 СИ2] ' V) Учитывая, что для данного включения транзисторов при работе на начальном участке характеристики выполняется соотношение % <'
ИЗ ва возведения в квадрат.
Устройство содержит полевые тран-; зисторы 1 и 2 у резисторы 3 и 4, one- jq рационный усилитель 5,
Вход схемы через резистор 3 подключен на суммирующий вход усилителя, а через резистор - на вычитающий вход усилителя. К суммирующему входу усилителя подключен сток транзистора 1, исток и затвор которого заземлены. К вычитающему входу усилителя подключен сток и затвор транзистора 2, исток которого заземлен.
Предлагаемая схема работает еле- 30 дующим образом.
При подаче входного напряжения G02 которых иси
U сиз.
в цепях, состоящих из резистора и полевого транзистора, протекают токи J4,
- ток, протекающий через транзистор 1;
J - ток, протекающий через транзистор 2.
Характеристика полевого тран35 зистора описывается выражением
ОСИ и0 2 Uo ’
- ток, протекающий через канал полевого транзистогде ра;
Go - проводимость открытого канала;
Uq - напряжение отсечки; - напряженке затвор-исток;
Ucvt ~ напряжение сток-исток. Для транзистора 1 Uvw = Ucи.тогда 'Для транзистора 2 U^H =0, тогда
На входы операционного усилителя поступает “ fer fe *’ (4) где G^ - проводимость резистора 1;
G^ - проводимость резистора 2. На выходе операционного усилителя “ К · дБ , <’ - * «и следует „ 9,7, и «Ч+Ссм 0Х а н ’ Gi+Gei 8Х * выражения (6) (6) (7) (7) в (5) ~G7~ 1+ KUBX ..
Если подбором резистора 1 или Обеспечить равенство
G си _ Gt?-z
G-i Go. ' то (8) + Uqi и - К , ..2 ““
На выходе получаем напряжение, про.=-К порциональное квадрату входного напряжения.
Использование полевых транзисторов без согласования по параметрам выгодно отличает предлагаемую схему возведения в квадрат. Выполнение соотношения (8) ведет к компенсации линейных членов, что обеспечивает высокую точность преобразования.
В отличие от известного изобретения в выходном напряжении предлагаемой схемы отсутствует постоянная составляющая, для работы схемы не требуется парафазного сигнала и исключается дополнительная схема питания, что упрощает схему. Кроме того, предлагаемая схема может работать на полевых транзисторах с каналом любого типа, а включение транзисторов по мостовой схеме ведет к уменьшению влияния температурных й временных дрейфов.
Claims (2)
1.Авторское свидетельство СССР 416704, кл. G 06 G 7/20, 1972.
2.Авторское свидетельство СССР
o Н 460548, кл. G 06 G 7/20, 1972 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792745567A SU842848A1 (ru) | 1979-04-04 | 1979-04-04 | Устройство дл возведени вКВАдРАТ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792745567A SU842848A1 (ru) | 1979-04-04 | 1979-04-04 | Устройство дл возведени вКВАдРАТ |
Publications (1)
Publication Number | Publication Date |
---|---|
SU842848A1 true SU842848A1 (ru) | 1981-06-30 |
Family
ID=20819021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792745567A SU842848A1 (ru) | 1979-04-04 | 1979-04-04 | Устройство дл возведени вКВАдРАТ |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU842848A1 (ru) |
-
1979
- 1979-04-04 SU SU792745567A patent/SU842848A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63167277A (ja) | 線形測定回路 | |
US9804629B1 (en) | Method and apparatus for current sensing and measurement | |
KR870002650A (ko) | 자체에 공급된 전원 전압의 조정수단을 가지는 반도체 장치 | |
KR890015028A (ko) | 전류 측정회로 | |
KR830002453A (ko) | 전압 비교기 | |
US3970951A (en) | Differential amplifier with constant gain | |
SU842848A1 (ru) | Устройство дл возведени вКВАдРАТ | |
US4408094A (en) | Output circuit | |
Ricco | Effects of channel geometries on FET output conductance in saturation | |
SU1487071A1 (ru) | АНАЛОГОВОЕ МНОЖИТЕЛЬНОЕ УСТРОЙСТВО &lt; | |
JPS6174407A (ja) | Jfetオーム性差動増幅器 | |
JPH08115136A (ja) | 電流源回路および電圧源回路 | |
JPS6161565B2 (ru) | ||
SU417905A1 (ru) | ||
SU896636A1 (ru) | Логарифмический усилитель | |
SU1030810A1 (ru) | Множительно-делительное устройство | |
RU2616570C1 (ru) | Инструментальный усилитель с повышенным ослаблением входного синфазного сигнала | |
SU414594A1 (ru) | ||
JP2927803B2 (ja) | 定電圧発生回路 | |
SU883762A1 (ru) | Температурный функциональный преобразователь | |
SU1105904A1 (ru) | Устройство дл возведени в квадрат | |
SU691874A1 (ru) | Множительно-делительное устройство | |
SU957237A1 (ru) | Устройство дл умножени одной функции на знак другой | |
SU632050A1 (ru) | Электрометрический усилитель | |
SU451092A1 (ru) | Устройство дл умножени напр жени |