SU834932A1 - Управл ющее счетное устройство - Google Patents

Description

1

Изобретение относитс  к информационно-измерительной технике и может быть использовано в системах цифрового регулировани  и управлени  при преобразовании управл ющего воздействи  цифрового сигнала (например от УВМ) в сигнал дл  непосредственного управлени  параметром.

Известно управл ющее устройство, содержащее генератор регулируемой частоты, генератор эталонной частоты схему сравнени , преобразователь частота - напр жение или частота ток , управл ющий усилитель, детектор

ЛНедостатком схемы  вл етс  ее ограниченные функциональные возможности .

Известно также управл ющее счетное устройство, содержащее формирователь сигнала, счетчик, буферный блок, блок синхронизации, блок сравнени  и блок управлени , первый вход которого соединен с выходом блока сравнени , первый вход которого соединен с выходом буферного блока, первый вход которого соединен с входом устройства, а первый выход блока синхронизации соединен с первым входом счетчика 2 .

Недостатком этого устройства  вл етс  ограниченность его функциональных возможностей.

Цель изобретени  - расширение . функциональных возможностей.

Поставленна  цель достигаетс  тем, что в управл ющее счетное устройство , содержащее формирователь сигнала, счетчик, буферный блок,

0 блок синхронизации, блок сравнени  и блок управлени , первый вход которого соединен с выходом блока сравнени , первый вход которого соединен с выходом буферного блока,первый вход которого

5 соединен со входом устройства, а первый выход блока синхронизации соединен с первым входом счетчика, введены блок дискретизации, дешифратор и блок ограничени  изменени  регулируе0 мого параметра, выход которого соединен с вторым входом блока управлени , третий вход которого соединен с вторым выходом блока синхронизации, вход которого соединен с выходом формиро5 вател  сигнала и первым входом блока дискретизации, второй вход и выход которого соединены соответственно спервым выходом блока синхронизации и вторым входом счетчика, выход кото0 рого соединен с рхопом пешиФратора

и первым входом блока ограничени  изменени  регулируемого параметра, второй вход которого соединен с третьим выходом блока синхронизации, четвертый выход которого соединен с I вторым входом буферного блока, п тый выход блока синхронизации соединен с третьим входом блока дискретизации а выход дешифратора соединен с вторы входом блока сравнени .

На чертеже представлена структурна  схема управл ющего счетного устройства .

Управл ющее счетное устройство содержит формирователь 1 сигнала, счетчик 2, буферный блок 3, блок 4 синхронизации, блок 5 сравнени , блок б управлени , блок 7 дискретизации , дешифратор 8 и блок 9 ограничени  изменени  регулируемого параметра , первый вход блока 6 управлени  соединен с выходом блока 5 сравнени , первый вход которого соединен с выходом буферного блока 3, первый вход которого соединен с входом устройства 10, а первый выход блока 4 синхронизации соединен с первым входом счетчика 2, выход блока 9 ограничени  изменени  регулируемого параметра соединен с вторым входом блока управлени ,третий вход которого соеднен с вторым выходой блока 4 синхрониз ции,вход которого соединен с выходом формирбвател  1 сигнала и первым входом блока 7 дискретизации, второй вход и выход которого соединены соответственно с первым выходом блока 4 синхронизации и вторым входом счетчика 2, выход которого соединен с входом дешифратора 8 и первым входом блока 9 ограничени  изменени  регулируемого параметра, второй вход которого соединен с третьим выходом блока 4 синхронизации, четвертый выход которого соединен с вторым входом буферного блока 3, п тый выход блока 4 синхронизации соединен с третьим входом блока 7 дискретизации , а выход дешифратора 8 соединен с вторым входом блока 5 сравнени .

Устройство работает следующим образом .

Задание на регулирование поступает (например от УВМ любого другого задатчика) на буферный блок 3. Буферный блок 3 осуществл ет расшифровку и запоминание информации и преобразование ее в двоично-параллельный код. С выхода буферного блока 3 преобразованна  информаци  в виде двоично-параллельного кода поступает на один вход блока 5 сравнени , .на другой вход этого блока поступает двоично-параллельный код, характеризующий текущее значение регулируемого параметра.

Код, характеризующий текущее значение регулируемого параметра, формируетс  следующим образом.

Формирователь 1 сигнала формирует сигналы, эквивалентные значению регулируемого параметра, которые поступают на вход блока 7 дискретизации и вход блока 4 синхронизации. Блок 4 дискретизации осуществл ет эквивалентное преобразование каждого очередного сигнала в последовательный двоичный код, который с выхода блока 4 дискретизации поступает на один из входов счетчика 2, где преобразуетс  в двоично-параллельный .код. С выхода счетчика 2 двоичнопараллельный код поступает на вход дешифратора 8 и один из входов блока 9 ограничени  изменени  регулируемого параметра. Применение дешифратора 8 обуславливает возможность применени  формировани  рабочего сигнала с любой функциональной зависимостью выходного сигнала. С выхода дешифратора 8 двоичный параллельный код, характеризующий текущее значение регулируемого параметра, поступает на второй вход блока 5 сравнени . Блок 5 сравнени  осуществл ет сравнение кода, характеризующего текущее значение регулируемого параметра, с кодом , поступающим с буферного блока 3. В зависимости от результата сравнени  с. выхода блока 5 сравнени  на один из входов блока б управлени  поступает сигнал на регулирование. Блок б управлени  осуществл ет формирование регулирующего воздействи  на параметр в соответствии со значением сигнала с выхода блока 5 сравнени . БЛОК 9 ограничени  изменени  регулируемого параметра в соответствии с заданными значени ми уставок осуществл ет ограничение изменени  регулируемого параметра сверху и (или) снизу, сравнива  двоичный параллельный код, характеризующий текущее значение регулируемого параметра со значени ми уставок, и в случае достижени  параметром значеНИИ уставок выдает сигнал, который поступает на вход блока б управлени  и обрабатываетс  ею аналогично тому, как если бы он поступил с блока 5 сравнени , т.е., если в работе устройства в результате воздействи  поех произойдет сбой какого-либо элеента , что Может привести к ложному срабатыванию блока 6 управлени ,привод щее к ошибочному воздействию на параметр, то уже на следующем сигнае последстви  сбо  устран ютс , покольку по приходу следуквдего импульа информаци  полностью обновл етс , замен   ошибочную, тем самым устра   последстви  ошибки. Происходит осто нное динамичное подтверждение значени  сигнала на регулирование, лок 4 синхронизации, запускаемый аждым импульсом от формировател  1 игналов, осуществл ет синхронизацию

Claims (2)

1. аботы устройства. Формула изобретени  Управл ющее счетное устройство, содержащее формирователь сигнала, счетчик, буферный блок, блок синхронизации , блок сравнени  и блок управлени , первый вход которого соединен с выходом блока сравнени , первый вход которого соединен с выходом буферного блока, первый вход которого соединен со входом устройства , а первый выход блока синхронизации соединен с первьгм входом счетчика , отличающеес  тем, что, с целью расширени  функциональных возможностей, в него дополнителЬ но введены блок дискретизации, дешиф ратор и блок ограничени  изменени  регулируемого параметра выход которого соединен с вторым входом блока управлени , третий вход которого соединен с вторым выходом блока синхро низации, вход которого соединен с выходом формировател  сигнала и.первым входом блока дискретизации, второй вход и выход которого соединены соответственно с первым выходом блока синхронизации и вторым входом счетчика, выход которого соединен с входом дешифратора и первым входом блока ограничени , изменени  регулируемого параметра, второй вход которого соединен с третьим выходом блока синхронизации, четвертый выход которого соединен с вторым входом буферного блока, п тый выход блока синхронизации соединен с третьим входом блока-лискретизацни, а выход дешифратора соединен свторым входом блока сравнени . Источники информации, прин тые во внимание при экспертизе 1.За вка Японии 53-14387, кл, 98(5)0 21, 1978.
2. 2.За вка Японии № 52-42590, кл. 98(9)0 8, 1977 (прототип).