SU495754A1 - Устройство дл исключени неопределенности работы интегратора - Google Patents
Устройство дл исключени неопределенности работы интегратораInfo
- Publication number
- SU495754A1 SU495754A1 SU2004759A SU2004759A SU495754A1 SU 495754 A1 SU495754 A1 SU 495754A1 SU 2004759 A SU2004759 A SU 2004759A SU 2004759 A SU2004759 A SU 2004759A SU 495754 A1 SU495754 A1 SU 495754A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- prohibition element
- integrator
- coincidence
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
1
Изобретение откоситс к области радиотехники и может быть исиользоваио в устройствах автоматики.
Известно устройство дл исключеии пеоиределениости работы интегратора, содержащее фазовый детектор, выходы которого иодключеиы к иервы.м входам блоков совиадени , иричем вь1ход первого блока совиадени соедииеи со входом элег-.гента заирстг, выход которого подключен ко второму входу пепБого блока совпадени , а второй вход элемента заирета соединен с шиной уирггзл ющих сигналов.
Дл повьш:ени номехоустойчивости устройства ири по влен:;и дробных илшульсов в предлагаемое устройство дополнительно введен элемент занрета, вход которого соеллнен с выходом вто)ого блока совпадени , Бторок вход которого подключен к выходу дополнительного элемента запрета, а второй вход дополнительного элемента запрета соединен с шипой управл ющих сигналов.
На чертеже дана структурна схема описываемого устройства.
Выходы фазового детектора 1 устройства подключены к первым входам блоков 2 и 3 совпадени . Выход блока 2 совпадени соединен со входом элемента 4 запрета, выход которого подклкочеп ко второму вхолл блока 2 совпадени , а второй вход элемента 4 запрета соединен с ш;;ной 5 управл ющих сигналов . Вход элемента 6 запрета соединен с выходом блока 3 совнадепи , второй вход которого под1;лючеи к выходу элемента 6 занрета , а второй вход этого элемента запрета соединен е uDiHofi 7 управл ющих сигналов. oLT: ojiCTBo работает сдедуюш.им образом. .ггветстзующие границам элементов информации, с 1 ноступают );а блоки 2 раал ющие элементами 4 и G запрета, соответственно. Одновременно снг;и;лы с выходов блоков совнаденн подаютс ; на выхол,ь; и 9 уетройетва, к которым подклю-1еи интегратор (на чертеже не покалементы 4 и 6 запрета управл ютс
зап). и а Г; а 51;ь;ми сигналам ;, поступающими на о и 7 от источника управл ющих сигЩ1п:ы налов.
По вление в олной из фазовых плоскостей значащего момента элемента информации, например фронта двоичиого сигиала, приводит к ПОЯ.ВЛС1ИПО напр жени на входе соответствующего элемента 4 или 6 запрета, коTopbiii )ует соответетвующий блок совпаде1П :7 .
Ihiii по влении в аналнзируемой плоскости ло:-К 1ых значений ,:о:лентов в элементе инфорл:а1;ни на входе фазового детектора 1 соответствующпй элемент занрета запрещает
прохождение в интегратор напр жени , возникающего на выходе фазового детектора, до момента анализа значащих моментов информации в противоположной фазовой плоскости элемента информации.
Элементы запрета деблокируютс управл ющими сигналами, поступающими на входы шин 5 и 7.
Claims (1)
- Формула изобретениУстройство дл исключени неопределенности работы интегратора, содержащее фазовый детектор, выходы которого подключены к первым входам блоков совпадени , причемвыход первого блока совпадени соединен со входом элемента запрета, выход которого подключен ко второму входу первого блока совпадени , а второй вход элемента запрета соединен с шиной управл ющих сигналов, отличающеес тем, что, с целью повышени номехоустойчивости при по влении дробных импульсов, в него дополнительно введен элемент запрета, вход которого соединен с выходом второго блока совнадени , второй вход которого подключен к выходу дополнительного элемента запрета, а второй вход дополнительного элемента запрета соединен с шиной управл ющих сигналов.-.-.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2004759A SU495754A1 (ru) | 1974-03-04 | 1974-03-04 | Устройство дл исключени неопределенности работы интегратора |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2004759A SU495754A1 (ru) | 1974-03-04 | 1974-03-04 | Устройство дл исключени неопределенности работы интегратора |
Publications (1)
Publication Number | Publication Date |
---|---|
SU495754A1 true SU495754A1 (ru) | 1975-12-15 |
Family
ID=20578447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2004759A SU495754A1 (ru) | 1974-03-04 | 1974-03-04 | Устройство дл исключени неопределенности работы интегратора |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU495754A1 (ru) |
-
1974
- 1974-03-04 SU SU2004759A patent/SU495754A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1512496A (en) | Amplifiers | |
US3167718A (en) | Automatic frequency acquisition circuit | |
SU495754A1 (ru) | Устройство дл исключени неопределенности работы интегратора | |
US3619794A (en) | Method and system for detecting noise-containing signals | |
GB966766A (en) | An arrangement for providing a measure of the magnet wheel angle of a synchronous generator | |
SU809636A1 (ru) | Устройство обработки импульсныхСигНАлОВ | |
SU560314A1 (ru) | Цифровой частотный компаратор | |
GB1214153A (en) | Apparatus for analysing signals comprising excursions from a nominally constant background level | |
SU497708A1 (ru) | Фазовый дискиминатор | |
SU758480A1 (ru) | Полосовой фильтр | |
SU1125740A1 (ru) | Фазовый компаратор | |
SU801716A1 (ru) | Устройство стабилизации ложнойТРЕВОги | |
SU482721A1 (ru) | Цифрова след ща система | |
SU693115A1 (ru) | Обнаружитель слабых сигналов | |
SU935946A1 (ru) | Устройство дл поиска числа,ближайшего к заданному | |
SU832756A2 (ru) | Приемное устройство псевдослучай-НыХ СигНАлОВ | |
SU1084824A1 (ru) | Квадратор | |
SU623265A1 (ru) | Формирователь точечно-растрового сигнала | |
GB1369715A (en) | Timing circuits | |
SU362403A1 (ru) | Дискриминатор нулевых биений | |
SU478432A1 (ru) | Селектор импульсов | |
SU481979A1 (ru) | Устройство дл определени знака разности двух частот | |
SU475662A1 (ru) | Устройство дл записи информации | |
SU798620A1 (ru) | Фазовый различитель | |
SU1185602A1 (ru) | Устройство фазовой автоподстройки |