SU1084824A1 - Квадратор - Google Patents
Квадратор Download PDFInfo
- Publication number
- SU1084824A1 SU1084824A1 SU823385164A SU3385164A SU1084824A1 SU 1084824 A1 SU1084824 A1 SU 1084824A1 SU 823385164 A SU823385164 A SU 823385164A SU 3385164 A SU3385164 A SU 3385164A SU 1084824 A1 SU1084824 A1 SU 1084824A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- switch
- operational amplifier
- zero
- capacitor
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
КВАДРАТОР, содержащий источники разнопол рного образцового нар жени , выходы которых подключены к входам первого переключател , интегрирующий блок, содержащий интегрирующий конденсатор и операционный усилитель, инвертирующий вход которого через первый масштабный резистор подключен к входу квадратора, а через второй масштабный резистор к первому выходу первого переключател , выход операционного усилител интегрирующего блока подключен к входу нуль-органа, неинвертирующий вход операционного усилител подключен к шине нулевого потенциала, отличающийс тем, что, с Целью повышени его точности, первьЗй переключатель выполнен сдвоенньпл, а в квадратор введены образцовый накопительный конденсатор, двухпозиционный ключ, второй сдвоенный переключатель и формирователь импульсов, через который выход нуль-органа подключен к управл ющим входам первого и второго сдвоенных переключателей и двухпозиционного ключа, перва обкладка образцового накопительного конденсатора подключена к шине нулевого потенциала, его втора обкладка через двухпозиционный ключ подключеin на соответственно к второму выходу первого сдвоенного переключател к инвертирующему входу операционного усилител , а обкладка интегрирующего конденсатора через соответствующие контакты второго сдвоенного переключател включены между инвертирующим входом и выходом операционного усилител , выход формировател импульсов вл етс выходом кващраэо тора. ipik ЭО ND 4
Description
Изобретение относитс к вычислительной технике.
Известен квадратор с частотным выходом, содержащий блок интегрировани на основе операционного усилител с конденсатором в цепи отрицательной обратной св зи, нуль-орган, переключатель, источники образцовых напр жений Щ .
Недостатком данного устройства вл етс низка точность.
Наиболее близким к изобретению по технической сущности вл етс квадратор, содержащий блок интегрировани на основе конденсатора, включенного в цепь отрицательной обратной св зи операционного усилител , неинвертирующий вход которого соединен с шиной .нулевого потенциала , а инвертирующий - с общим выводом двух резисторов, первый из которых подключен к входу квадратора, а второй через переключатель - к источникам образцовых напр жений, причем управл ющий вход переключател соединен с выходом квадратора и выходом блока задержки, состо щего из генератора образцовой частоты, соединенного с первым входом селектора периода, второй вход которого соединен с выходом нуль-органа, а вход последнего подключен к выходу блока интегрировани 2 ,
Точность преобразовани в известном квадраторе определ етс точностью формировани образцового напр жени и времени Т, формируемого блоком задержки. Обеспечение высоких характеристик источников образцового напр жени не представл ет трудностей .
Однако при формировании высокостабильного образцового интервала времени Тд возникают технические трудности , вызванные тем, что момент срабатывани нуль-органа невозможно синхронизировать с фронтом очередного импульса генератора образцовой ча.стоты, что снижает точность работы известного устройства.
Целью изобретени вл етс повышение точности.
Поставленна цель достигаетс тем, что в квадраторе, содержащем .источники разнопол рного образцового iнапр жени , выходы которых подключены к входам первого переключател , интегрирующий блок, содерлсащий интегрирующий конденсатор и операциоь ный усилитель, инвертирующий вход которого через первый масштабный резистор подключен к входу квадратора, а через второй масштабный резистор к первому выходу первого переключател , выход операционного усилител интегрирующего блока подключен к входу нуль-органа, неинвертирующий вход операционного усилител подключен к шине нулевого потенциала, первый переключатель выполнен СДЕОВННЫМ, а в квадратор введены образцовый накопительный конденсатор, двухпозиционный ключ, второй сдвоенный переклю5 чатель и формирователь импульсов, через .который выход нуль-органа подключен к управл ющим входам первого и второго сдвоенных переключателей и двухпозиционного ключа, перва обк0 ладка образцового накопительного конденсатора подключена к шине нулевого потенциала, его втора обкладка через двухпозиционный ключ подключена соответственно к второму выходу пер5 вого сдвоенного переключател и к инвертирующему входу операционногоусилител , а обкладки интегрирующего конденсатора через соответствующие 7 онтакты второго сдвоенного переклю- чател включены между инвертирующим
входом и выходом операционного усилител , выход формировател импульсов вл етс выходом квадратора.
На фиг. 1 представлена фунйциональна схема предлагаемого квадратора; на фиг. 2 - временные диаграммы , по сн ющие работу квадратора.
Квадратор содержит интегрирующий блок, состо щий из интегрирующего конденсатора 2, операционного усили0 тел 3, неинвертирующий вход которо- . го соединен с шиной нулевого потенциала , а инвертирующий вход через первый масш1;абный резистор 4 подключен к входу квадратора и через после5 довательно соединенные второй масштабный резистор 5 и первый сдвоенный переключатель б к источникам 7 и 8 раэнопол рного образцового напр жени , а выход соединен с входом
0 нуль-органа 9, формирователь 10 импульсов , второй сдвоенный переключатель 11, двухпозидионный ключ 12 и образцовый накопительный конденсатор 13, подключенный одной обкладкой
,. к шине нулевого потенциала, а другой - к входу двухпозиционного ключа 12, первый выход которого соединен с выходом переключател 6, второй вывод с инвертирующим входом операционного усилител 3, в цепь
0 стрит-дательной обратной св зи которого через второй сдвоенный переключатель 11 включен интегрирующий конденсатор 2, причем управл ющие входы переключателей б и 11 и ключа
5 12 соединены с выходом формировател 10 импульсов, вход которого подключен к выходу нуль-органа 9. Позици ми 13 и 14 обозначены соответственно вход и выход квадратора.
0 Временные диаграм.1ы (фиг. 2) содержат d- входное напр жение квадратора; S - форма напр жени на образцовом конденсаторе 13; Ь - форма напр жени на выходе интегрирующего
5 блока i} 1 сигнал на выходе нульоргана 9; Q - сигнал на выходе формировател 10 импульсов; е - форма напр жени на выходе 15 переключате л 6 ; Ж - форма напр жени на выходе 16 переключател 6. Квадратор работает следующим образом . Переключатели б и 11 и ключ 12 наход тс первоначально в положении указанном на фиг. 1. На вход устройства подано положительное входное напр жени U (.фиг. 2, а) , а на выходе 15 переключател 6 присутствует отрицательное образцовое напр жение - UQ .Фиг. 2,6), и в момент времени -t линейно возрастающее до этого момента со скоростью (Ug - (1 }( /t(C RC - посто нна времени интегрирующего блока 1; R R4 R сопротивление резисторов 4 и 5; С - емкость конденсатора 2) выходно напр жение интегрирующего блока 1 достигает нул . 2, Б) . При ука занных знаках напр жений U и UQ в ходное напр жение блока 1 до момент времени t измен етс по ли.нейному закону (.так как оба напр жени предполагаютс посто нными) UX-UQ Uo-Ux , -.-t ,f где t - текущее врем . Следовательно, скорость его изменени до момента времени tt опр дел етс выражением (UQ - U / . После момента времени if.до момента времени tj выходное напр жение блока 1 измен етс по иному, более сло ному закону, а следовательно, и ско рость его изменени будет иной, отличной от приведенного выражени . В св зи в тем, что точка ii на оси времени (фиг. 2,Ь) вл етс точкой, слева и справа от которой функции изменени выходного напр жени инте рирующего блока 1 различны, следова тельно, в момент времени произво на от этой функции не определена, значит нельз говорить о скорости изменени выходного напр жени блок 1 в момент времени i . До этого момента времени и после него эта скорость имеет вполне конкретные выражени . В момент времени t. выходное нап р жение блока 1 достигает нул (фиг. 2,Ь) , что вызывает срабатывание нуль-органа 9, сигналом которог запускаетс формирователь 10 импуль сов. Образцовый конденсатор 13 перв начально подключен через двухпозици онный ключ 12 и переключатель 6 к выходу источника 7 положительного образцового напр жени , вследствие чего он к моменту времени ii окажет с зар женным практически до напр жени + Uor име зар д с lloCo (GO - емкость образцового конденсатора 13) . В момент времени tt по переднему фронту импульсов (фиг. 2,0) с выхода формировател 10 импульсов измен ют свое состо ние на противоположное переключатель б и двухпозиционный ключ 12, а переключатель 11 сотаетс в прежнем положении. В результате на выходе 15 переключател б по витс положительное образцовое напр жение +Uo, а на выходе 16соответственно - Ид . Одновременно переключаетс двухпозиционный ключ 12, с помощью которого в течение интервала времени 2 ti образцовый конденстаор 13 нижней (фиг. 1) обкладкой оказываетс подключенным в суммирующую точку усилител 3. Поскольку потенциал суммирующей точки в силу наличи отрицательной 100%- ной обратной св зи операционного усилител 3 через конденсатор 2 оказываетс близким к потенциалу неинвертирующего входа усилител 3, т.е. потенциалу общей щины, то при подключении нижней обкладки образцового конденcatopa 13 к этой точке создаетс предпосылка разр да последнего. При подлежащем выборе номиналов резисторов 4и 5 и усилител 3 с малым входнь м током практически весь зар д DOGO с образцового конденсатора 13 перепишетс на конденсатор 2. Одновременно конденсатор 2 зар жаетс током, обусловленным суммой входного сигнала U)( и образцового напр жени + о R 1 Таким образом, конденсатору 2.в течение интервала времени Т, длительность которого выбираетс , исход из услови переписи зар да с конденсатора 13 на конденсатор 2, с погрешностью, не превышающей задан- ной, сообщен суммарный зар д й : н,-.. По окончании интервала времени Т, в момент времени ij сигналом с формировател 10 импульсов двухпозиционный ключ 12 возвращаетс в исходное положение, переключатель 11 переходит в противоположное на фиг. 1 положение , а переключатель б остаетс в прежнем положении. За счет срабатывани переключател 11 конденсатор 2 как бы переворачиваетс , т.е., если до момента времени Ij его права (фиг. 1 обкладка имела отрицательный потенциал, то теперь она имеет положительный потенциал с сохранением его абсолютного значени , а следовательно , пол рность выходного напр жени усилител ,3 практически скачком изменитс на противоположную . Одновременно происходит и инверси зар да tj , т.е. 4i- Х2) Начина с момента времени t2 Ko денсатор 13 зар жаетс образцовым напр жением - Ug от источника 8 образцового- напр жени , а конденсатор 2 - током 1 Б соответствии с выра жением 1) . В результате выходное напр жение блока 1 линейно убывает со скоростью - (( UD х)/ достига нул в момент времени з Послед нее вновь вызывает срабатывание нул органа 9. В течение интервала време ни ,-Тд (фиг. 2) с конденсат ра 2 спишетс зар д , (т .. 1 Нг- р i о Поскольку зар д (}j , который накоп лен на конденсаторе 2 за интервал времени TO (с учетом инверсии), равен зар ду а :j , который списан с того же конденсатора в течение интервала времени (фиг. 4,Ь , то можно записать следующее выражение баланса зар дов за интервал времени Т (баланс зар дов заключаетс в том, что вначале конденсатор 2 за врем зар жен от нул до некоторого напр жени , а затем за врем разр жен вновь до нул : г- ъили с учетом (2) и (3) 4 .-г V т Uoi-o о/- R ). Выражение дл интервала времени Т| следующее: В момент времени t3 вновь сработал нуль-орган 9, сигналом которого запускаетс формирователь 10 импуль™ сов, по переднему фронту импульса с которого срабатьшают переключатель б и двухпозиционный ключ 12, а переключатель 11 остаетс в прежнем положении . -В результате- конденсатор 13, уже получивший теперь зар д ( -UoC4 подключаетс вновь к суммирующей точ ке, а на выходе 18 переключател б по вл етс отрицательное образцовое напр жение - Ug . Далее происход т процессы, аналогичные описанным, с той лишь разницей, что картина изме нени выходного напр жени интегрирующего блока 1 зеркально отражена относительно оси времени (фиг, 4, &) поскольку конденсатору 13 сообщен зар д противоположного знака, и образцовое напр жение на выходе 2 пере ключател б также имеет другой знак В результате конденсатору 2 за интер вал времени i -t Т(, собщен суммарный зар д А . и г Я4 loCoRПо окончании интервала времени Т в момент времени t сигналом с формировател 10 импульсов двухпозиционный ключ 12 возвращаетс вновь в исходное положение, переключатель 11 также возвращаетс в исходное положение , а переключатель 6 остаетс в прежнем состо нии. Вновь происход т процессы, аналогичные описанным, с учетом указанной разницы. Инверсный зар д в момент времени на конденсаторе 2 следующий: Выходное напр жение блока 1 с момента времени it теперь уже линейно возрастает со скоростью -((1 - (Uo - Ux) /( ив момент времени t достигнет нул . В течение интервала времени ij -T(j (фиг. 2) с конденсатора 2 списан зар д Ux-U,(б) -U2-To). . Тогда уравнение баланса зар дов за интервал времени Т с 0, имеет с -четом С5) и (б) вид и - выражение дл интервала времени Т следующее; Т - UpCpR |(7); Ux-Uo Uo-U В момент времени t выходное на- пр жение интегрирующего блока 1 достигло нул , далее цикл работы устройства повторитс с периодом ig-t, Т + Т Т. Тогда частота следовани импульсов на выходе устройства 4 .Цр-Ц/ Как следует из (,В , в функцию преобразовани предлагаемого устройства вообще не входит интервал времени , следовательно пр ма или косвенна нестабильность (как это имеет место в известном устройстве и где ее принципиально невозможно избежать) его формировани не вли ет на точность преобразовани . Погрешность от вход щих в функцию Преобразовани номинальных значений величин UQ , Ctf и К определ етс лишь их пр мой нестабильностью и может быть доведена до весьма малых значений. Технико-экономическа эффективн сть предлагаемого квадратора заклю; З1.аетс в повышении точности.
Claims (1)
- КВАДРАТОР, содержащий источники разнополярного образцового наряжения, выходы которых подключены к входам первого переключателя, интегрирующий блок, содержащий интегрирующий конденсатор и операционный усилитель, инвертирующий вход которого через первый масштабный резистор подключен к входу квадратора, а через второй масштабный резистор к первому выходу первого переключателя, выход операционного усилителя интегрирующего блока подключен к входу нуль-органа, нёинвертирующий вход операционного усилителя подключен к шине нулевого потенциала, отличающийся тем, что, с целью повышения его точности, первый переключатель выполнен сдвоенным, а в квадратор введены образцовый накопительный конденсатор, двухпозиционный ключ, второй сдвоенный переключатель и формирователь импульсов, через который выход нуль-органа подключен к управляющим входам первого и второго сдвоенных переключателей и двухпозиционного ключа, первая обкладка образцового накопительного конденсатора подключена к шине нулевого потенциала, его вторая обкладка § через двухпозиционный ключ подключена соответственно к второму выходу первого сдвоенного переключателя к инвертирующему входу операционного усилителя, а обкладка интегрирующего конденсатора через соответствующие контакты второго сдвоенного переключателя включены между инвертирующим входом и выходом операционного усилителя, выход формирователя импульсов является выходом квадратора .1084824 А
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823385164A SU1084824A1 (ru) | 1982-01-20 | 1982-01-20 | Квадратор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823385164A SU1084824A1 (ru) | 1982-01-20 | 1982-01-20 | Квадратор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1084824A1 true SU1084824A1 (ru) | 1984-04-07 |
Family
ID=20993512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823385164A SU1084824A1 (ru) | 1982-01-20 | 1982-01-20 | Квадратор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1084824A1 (ru) |
-
1982
- 1982-01-20 SU SU823385164A patent/SU1084824A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Март шин А.И. и др. Преобразователи электрических параметров дл систем контрол и измерени . М., Энерги , 1976, с.175-177. 2. Авторское свидетельство СССР № 643907, кл. G 06 G 7/20, 1979 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1084824A1 (ru) | Квадратор | |
GB929381A (en) | Improvements in image recognition method and system | |
SU721828A1 (ru) | Множительно-делительное устройство | |
SU1277400A1 (ru) | Бипол рный преобразователь ток-частота | |
SU1014140A1 (ru) | Преобразователь напр жени в интервал времени | |
SU1171750A2 (ru) | Электрическа след ща система | |
SU1545232A1 (ru) | Устройство дл определени знака производной | |
SU943750A1 (ru) | Умножитель частоты | |
SU1411786A1 (ru) | Устройство дл формировани напр жени ступенчатой формы | |
SU1184070A1 (ru) | Цифровой дискриминатор | |
SU1316008A1 (ru) | Гибридное интегрирующее устройство | |
SU1013979A1 (ru) | Интегратор | |
SU684736A1 (ru) | Синусный цифро-аналоговый преобразователь | |
SU966660A1 (ru) | Устройство дл измерени длительности коротких импульсов | |
SU809068A1 (ru) | Устройство дл автоконтрол | |
SU621083A2 (ru) | Синхронный детектор | |
SU981900A1 (ru) | Преобразователь фазового угла в напр жение | |
SU645258A1 (ru) | Временной селектор | |
SU566347A1 (ru) | Преобразователь частоты в напр жение | |
SU388270A1 (ru) | МНОЖИТЕЛЬНб-ДЁЛИТЕЛЬНОЕ УСТРОЙСТВО | |
SU1046930A2 (ru) | Интегрирующий преобразователь напр жени в интервал времени | |
SU1034050A1 (ru) | Частотно-импульсное устройство дл извлечени квадратного корн | |
SU1056219A1 (ru) | Функциональный преобразователь | |
SU1160440A1 (ru) | Устройство дл вычислени функции @ | |
SU894726A1 (ru) | Четырехквадрантное множительное устройство |