SU834858A2 - Staircase voltage generator - Google Patents
Staircase voltage generator Download PDFInfo
- Publication number
- SU834858A2 SU834858A2 SU792764693A SU2764693A SU834858A2 SU 834858 A2 SU834858 A2 SU 834858A2 SU 792764693 A SU792764693 A SU 792764693A SU 2764693 A SU2764693 A SU 2764693A SU 834858 A2 SU834858 A2 SU 834858A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- counter
- inputs
- outputs
- output
- pulse
- Prior art date
Links
Description
(54) ГЕНЕРАТОР СТУПЕНЧАТОГО НАПРЯЖЕНИЯ(54) STRAINED VOLTAGE GENERATOR
1one
Изобретение относитс к импульсной технике и может быть использовано при разработке контрольно-измерительных приборов .The invention relates to a pulse technique and can be used in the development of instrumentation.
По основному авт. св. № 729824, известен генератор ступенчатого напр жени , который содержит генератор импульсов, соединенных последовательно два счетчика, элемент пам ти, перва и втора группы выходов которого подключены к первой группе входов сумматора и к установочным входам второго счетчика импульсов, выходы сумматора подключены ко вхоДам декодирующего преобразовател , а выходы первого счетчика импульсов подключены во второй группе входов сумматора и к адресным входам элемента пам ти, к другим выходам которых подключены выходы блока управлени 1.According to the main author. St. No. 729824, a step voltage generator is known which contains a pulse generator connected in series two counters, a memory element, the first and second output groups of which are connected to the first group of inputs of the adder and to the installation inputs of the second pulse counter, the outputs of the adder are connected to the inputs of a decoding converter and the outputs of the first pulse counter are connected in the second group of inputs of the adder and to the address inputs of the memory element, to the other outputs of which are connected the outputs of the control unit 1.
В известном устройстве имеетс -возможность программного изменени амплитуды и длительности каждой ступени. Однако отсутствует возможность программного останова счетчиков импульсов, поэтому количество ступенек выходного напр жени и величина напр жени последней ступениIn the known device, it is possible to programmatically change the amplitude and duration of each step. However, it is not possible to programmatically stop the pulse counters, so the number of steps of the output voltage and the magnitude of the voltage of the last step
ограничиваетс количеством разр дов первого счетчика и не может быть изменена программно.limited by the number of bits of the first counter and cannot be changed by software.
Таким образом, недостатком известного генератора вл етс невозможность программного изменени максимального выходного напр жени .Thus, a disadvantage of the known generator is the impossibility of programmatically changing the maximum output voltage.
Цель изобретени - расширение функциональных возможностей.The purpose of the invention is to expand the functionality.
Поставленна цель достигаетс тем, что в генератор ступенчатого напр жени , содержащий первый счетчик импульсов, элемент пам ти, перва группа выходов которого подключена к первой группе входов сумматора, выходы которого подключены ко входам декодирующего преобразовател , блок управлени , первый выход -которого подключен к управл ющему входу элемента пам ти, а второй выход - к управл ющему входу сумматора и второй счетчик импульсов, включенный между выходом генератора импульсов и входом первого счетчика импульсов, выходы которого подключены ко второй группе входов сумматора и к адресным входам элемента пам ти , втора группа выходов которого подключена к установочным входам второго счетчика импульсов, введены третий счетчик , дешифратор нул и элемент И, входы которого соединены с выходами генератора импульсов и дешифратора нул , выход - со счетным входом второго счетчика импульсов , установочные входы третьего счетчика подключены к третьей группе выходов элемента пам ти, счетный вход соединен с выходом второго счетчика, а выходы - со входами дешифратора нул .The goal is achieved by the fact that in a step voltage generator containing the first pulse counter, a memory element, the first group of outputs of which is connected to the first group of inputs of the adder, the outputs of which are connected to the inputs of a decoding converter, the control unit, the first output of which is connected to memory input and the second output to the control input of the adder and the second pulse counter connected between the output of the pulse generator and the input of the first pulse counter, the outputs of which connected to the second group of inputs of the adder and to the address inputs of the memory element, the second group of outputs of which are connected to the installation inputs of the second pulse counter, entered the third counter, the decoder zero and the element And, the inputs of which are connected to the outputs of the pulse generator and the decoder zero, output - co the counting input of the second pulse counter, the setup inputs of the third counter are connected to the third group of outputs of the memory element, the counting input is connected to the output of the second counter, and the outputs are connected to the inputs of the zero decoder .
На чертеже приведена структурна схема генератора.The drawing shows a structural diagram of the generator.
Генератор ступенчатого напр жеени содержит соединенные последовательно генератор 1 импульсов, элемент 2 И, первый и второй счетчики 3 и 4 импульсов, элемент 5 пам ти. Перва N , втора Na и треть N3 группы выходов элемента 5 пам ти подключены соответственно к установочным входам второго счетчика 4 импульсов, к первым входам сумматора 6, подключенного выходами ко входам декодируюш,его преобразовател 7 и к установочным входам третьего счетчика 8 импульсов. Вторые входы сумматора 6 соединены с выходами первого счетчика 3. Выходы третьего счетчика 8 импульсов через дешифратор 9 нул подключены ко второму входу элемента 2 И, выход которого соединен со счетным входом третьего счетчика 8 импульсов. Устройство также содержит блок 10 управлени , подключенный к элементу 5 пам ти и сумматору 6.The step voltage generator contains pulse generator 1 connected in series, element 2 AND, first and second counters 3 and 4 pulses, memory element 5. The first N, the second Na and the third N3 groups of the outputs of the memory element 5 are connected respectively to the setup inputs of the second counter 4 pulses, to the first inputs of the adder 6 connected by the outputs to the inputs of the decoder, its converter 7 and to the installation inputs of the third counter 8 pulses. The second inputs of the adder 6 are connected to the outputs of the first counter 3. The outputs of the third counter 8 pulses through the decoder 9 zero connected to the second input element 2 And, the output of which is connected to the counting input of the third counter 8 pulses. The device also comprises a control unit 10 connected to the memory element 5 and the adder 6.
Элемент 5 пам ти предназначен дл хранени 2+ N3 разр дных п слов программы задани длительности, амплитуды и количество ступеней выходного напр жени , причем п , где К - количество разр дов счетчиков 3 или 4, имеющего большую разр дность. Сумматор 6 комбинационного типа предназначен дл суммировани кода состо ни счетчика 3 с кодом Nz элемента 5 пам ти при программном задании амплитуды ступеней.The memory element 5 is intended for storing 2+ N3 bit n words of the program for setting the duration, amplitude and number of output voltage levels, where n is where K is the number of bits of counters 3 or 4 having a high bit size. The combiner type adder 6 is intended for summing the state code of the counter 3 with the code Nz of the memory element 5 during the programmed step amplitude setting.
Счетчики импульсов 3 и 4 определ ют соответственно амплитуду и длительность ступени, а счетчик 8 импульсов - количество ступеней и работает на вычитание.Pulse counters 3 and 4 determine the amplitude and duration of a step, respectively, and the pulse counter 8 determines the number of steps and works for subtraction.
Генератор ступенчатого напр жени работает следуюшим образом.The step voltage generator operates as follows.
Перед запуском генератора 1 в элемент 5 пам ти вводитс программа изменени дли , тельности амплитуды отдельных ступеней и данные о количестве ступеней, а счетчики 3, 4 и .8 и сумматор 6 обнул ютс . Код нулевого состо ни счетчика 4 поступает на адресные входы элемента 5, на выходе которого по команде с блока 10 управлени , по вл етс код NIO длительности, код Nio, амплитуды первой ступени и код N о количестве ступеней. Код N ю записываетс в счетчик 4, код N го - в сумматор 6, код Njo - в счетчик 8. В сумматоре 6 код Nao суммируетс с кодом нулевого состо ни счетчика 3 и поступает на преобразо-. ватель 7 и на его выходе устанавливаетс напр жение Ua Одновременно по соответствующему сигналу блока 10 управлени генератор 1 начинает генерировать импульсы с периодом ttv Если код , то на выходе дешифратора 9 нул присутствует потенциал разр жающий элемент 2 И по второму входу и через врем (N-Ni), где N- емкость счетчика 4, на выходе счетчика 4 по вл етс импульс , поступающий на счет: ные входы счетчиков 3 и 8. Состо ние пос .ледних измен етс и код состо ни счетчика 3 поступает на адресные входы элемента 5 пам ти и в сумматор 6, а код состо ни счетчика 8 - в дешифратор 9 нул . На выходе элемента 5 по вл етс код Ntt, поступающий в сумматор 6 и код NI, поступающий на установочнью входы счетчика 4.Before starting the generator 1, the program for changing the length, amplitude of the individual steps and the data on the number of steps is entered into the memory element 5, and the counters 3, 4 and .8 and the adder 6 are zeroed. The zero state code of the counter 4 goes to the address inputs of the element 5, the output of which, on command from the control unit 10, appears the NIO code of the duration, the Nio code, the amplitudes of the first stage and the N code for the number of stages. The Ny code is recorded in counter 4, the Nth code is written to the adder 6, the Njo code is written to the counter 8. In the adder 6, the Nao code is summed up with the zero state code of the counter 3 and goes to the converter. The transmitter 7 and its output sets the voltage Ua. At the same time, the corresponding signal from the control unit 10 of the generator 1 begins to generate pulses with a period of ttv. If the code, then the output of the discharger 9 zero contains a potential discharging element 2 And through the second input and through time (N- Ni), where N is the capacitance of counter 4, a pulse arrives at the output of counter 4, arriving at the counter inputs of counters 3 and 8. The state of the next-to-last changes and the state code of counter 3 goes to the address inputs of memory element 5 and in adder 6, and the status code Ethernet 8 - to the decoder 9 zero. At the output of element 5, an Ntt code appears, entering the adder 6 and the NI code arriving at the installation inputs of the counter 4.
На выходе сумматора 6 do сигналу с блока 10 управл ени по вл етс суммарный код состо ни счетчика 3, а на выходе преобразовател 7 устанавливаетс напр жение U i второй ступени, при этом длительность первой ступени равна TO- По импульсу переноса счетчика 4 через врем Ti t (N-N) состо ние счетчиков 4 и 8 измен етс снова и код состо ни формирует адрес следующего слова элемента 5 пам ти. Далее управл емый генератор ступенчатого напр жени работает аналогично вышеописанному, причем код счетчика 3 увеличиваетс , а счетчика 8 уменьшаетс . По ш импульсу переноса счетчика 4 состо ние счетчика 8 импульсов будет равно нулю и на выходе дешифратора 9 по вл етс потенциал, запрещающий элемент 2 И. На этом формирование восход щего участка ступенчатого напр жени прекращаетс , причем количество ступеней будет равно Т.At the output of the adder 6 do the signal from the control unit 10 appears the summary status code of the counter 3, and the output of the converter 7 sets the voltage U i of the second stage, while the duration of the first stage is equal to TO- By the transfer pulse of the counter 4 through time Ti The t (NN) state of the counters 4 and 8 is changed again and the status code forms the address of the next word of the memory element 5. Next, the controlled step voltage generator operates in a manner similar to that described above, with the counter code 3 increasing and the counter 8 decreasing. Over the pulse of transfer of the counter 4, the state of the counter of 8 pulses will be zero and at the output of the decoder 9 there appears a potential prohibiting element 2 I. At this, the formation of the upstream portion of the stepped voltage stops, and the number of steps will be T.
Далее формируетс нисход щий участок ступенчатого напр жени с заданными с элемента пам ти параметрами.Next, a downward portion of the step voltage with parameters set from the memory element is formed.
Таким образом, введение в известный генератор ступенчатого напр жени третьего счетчика, дешифратора нул и элемента И позвол ет программно измен ть количество ступеней, следовательно и максимальную амплитуду выходного напр жени , что в свою очередь делает возможным применение предлагаемого генератора в устройствах допускового контрол параметров радиоэлементов .Thus, the introduction of the third counter, the zero decoder and the element I into the known generator of step voltage allows the software to change the number of steps, hence the maximum amplitude of the output voltage, which in turn makes it possible to use the proposed generator in the devices for controlling the radio element parameters.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792764693A SU834858A2 (en) | 1979-05-10 | 1979-05-10 | Staircase voltage generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792764693A SU834858A2 (en) | 1979-05-10 | 1979-05-10 | Staircase voltage generator |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU729824 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU834858A2 true SU834858A2 (en) | 1981-05-30 |
Family
ID=20827106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792764693A SU834858A2 (en) | 1979-05-10 | 1979-05-10 | Staircase voltage generator |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU834858A2 (en) |
-
1979
- 1979-05-10 SU SU792764693A patent/SU834858A2/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU834858A2 (en) | Staircase voltage generator | |
JPS6349853A (en) | Logic simulation processing system | |
SU1487034A1 (en) | Random number generator | |
SU960838A1 (en) | Function converter | |
JPS6198022A (en) | Sequential comparison system analog digital converter | |
SU1624532A1 (en) | D flip-flop | |
SU1524024A2 (en) | Apparatus for program control | |
SU424152A1 (en) | DEVICE FOR DETERMINING HAMILTON LINES ON CONNECTED GRAPH | |
SU739568A1 (en) | Device for approximating functions | |
SU1465892A1 (en) | Device for modeling programming technology | |
RU2031441C1 (en) | Generator of faber-shauder signals | |
SU834691A1 (en) | Information input device | |
SU815928A2 (en) | Device for quality control of communication channel | |
SU790246A2 (en) | Pulse duration selector | |
SU1173402A1 (en) | Number generator | |
SU1517131A1 (en) | Variable frequency divider | |
SU652709A1 (en) | Programme-controlled frequency divider | |
SU830377A1 (en) | Device for determining maximum number code | |
SU830390A1 (en) | Device for detecting errors in parallel n-digit code with constant weigth | |
SU754409A1 (en) | Number comparing device | |
SU1270879A1 (en) | Multichannel programmable pulse generator | |
SU1109759A1 (en) | Pulse-number linearizing device with scaling | |
SU828391A1 (en) | Device for controllable delay of pulses | |
SU1019464A1 (en) | Function generator | |
SU525116A1 (en) | Frequency integrator |