SU834765A1 - Усилитель считывани - Google Patents

Description

(54) УСИЛИТЕЛЬ СЧИТЫВАНИЯ

Т

Изобретение относитс  к вычислительной технике и, в частности, к технике считывани  сигналов в двухпроводниковых устройствах типа 2,5

Известны усилители считывани , воспроизвод щие полезный сигнал на фоне сЛ - помех и помех типа пьедестал в Двухпроводном ОЗУ системы 2,5 D 1 .

Наиболее близким по. технической сущности к предлагаемому  вл етс  усилитель воспроизведени , который содержит предварительный каскад усили , фильтр подавлени  помехи пьедестал в виде дифференцирующей мостовой схемы с короткозамк. нутой линией задержки, включенной в одно из ее плеч, и оконечные каскады дифференциального усилител  2.

Недостатком усилител   вл етс  большое врем  восстановлени  уровн  посто нной составл ющей полезного сигнала, т.е. значительна  длительность остаточных помех,определ ема  временем задержки в линии и переходным процессом в ней. Кроме того, в обеих схемах высокий уровень остаточных помех, равный . значению усиленной предварительным

каскадом помехи пьедестал, требует большого динамического диапазона последующих каскадов усилител  и защиты их от импульсных перегрузок .

Цель изобретени  - увеличение быстродействи  усилител .

Поставленна  цель достигаетс  тем, что в усилителе считывани ,

0 содержащем фильтр подавлени  помехи пьедестал и дефференциальный каскад, фильтр подавлени  помехи пьедестал содержит два конденсатора и два управл емых резистора,

5 причем одна обкладка первого конденсатора соединена с одним входом дифференциального каскада и одним коуцом первого управл емого резистора , другой конец которого под0 ключен к первому входу усилител ; друга  обкладка первого конденсатора соединена с первой обкладкой второго конденсатора и подключена ко второму входу усилител ; втора 

5 обкладка второго конденсатора соединена со вторым концом дифференциального каскада и одним концом второго управл емого резистора, другой конец которого подключен к третьему входу усилител .

В качестве резистора цепи примен ют полевой транзистор, который при малом-напр жении (в данном случае напр жении помехи пьедестал ведет себ  как переменное омическое сопротивление,, завис щее от напр жени  на затворе. Диапазон его изменени  может быть от несколько дес тков Ом до несколько дес тков МОм (минимальное сопротивление достигаес  при напр жении на затворе, равно О В). Это справедливо и в случае изменени  пол рности помехи, прикладываемой к электродам транзистора сток-исток в силу того, что его выходна  характеристика, в отличие от бипол рного транзистора, при заданном напр жении на -затворе начинаетс  из нул  и имеет свойство зеркальной симметрии. Таким образом при соответствующем выборе типа полевого транзистора, режима его управлени  и значений емкости конденсаторов интегрирующих цепей обеспечиваетс  режим работы фильтра, при котором помеха пьедестал фактически полностью компенсируетс  на всей ее длительности, а полезный сигнал, благодар  сильному его интегрированию выдел етс  практически без искажени .

На чертеже показан усилитель считывани .

Он состоит из фильтра 1, который включает в себ  рабочую интегрирующую цепь 2 с транзистором 3 и конденсатором 4 и компенсационную интегрирующую цепь 5 с транзистором 6 и конденсатором 7, а также дифференциального каскада 8, к которому подключены балансные выходы 9 и 10 интегрирующих цепей, образованные их прот ивофазным включением.

Усилитель считывани  работает следующим образом.

Входной сигнал, представл ющий смесь помехи пьедестал и полезного сигнала, от цепи 11 съема накопител , заканчивающейс  разветвл ющим трансформатором, поступает на входил интегрирующих цепей 2 и 5. Помеха пьедестал, поступа  ране полезного сигнала, проходит по обеи интегрирующим цепочкам фактически . без искажений, так как их посто нные времени при открытых транзисторах 3 и 6 по длительности меньше фронта нарастани  помехи и полезного сигнала. При равных посто нных времени цепей 2 и 5 напр жени  на конденсаторах 4 и 7 одинаковые, а следовательно, на балансных выходах 9 и 10 интегрирующих цепей помеха пьедестал отсутствует.

Выделение полезного сигнала проиходит следующим образом.

Перед по влением сигнала на затворе транзистора 6 компенсационной интегрирующей цепи 5 подаетс  управл ющий импульс 12, закрывающий канал транзистора, в результате посто нна  времени цепи возрастает на несколько пор дков из-за увели 1ени  значени  резистора R и полезный сигнал будет СИЛЬНО интегрирова

За врем  действи  полезного сигнала прмеха пьедестал сохран ет свое значение, так как конденсатор 7 не успевает разр дитьс  при возросшей посто нной времени. Вместе с тем полезный сигнал в рабочей интегрирующей цепочке 2 выдел етс  на конденсаторе 4 и поступает на вход дифференциального каскада 8. Переходные процессы при переключе:НИИ полевого транзистора 6 фактически отсутствуют, так какк момент подачи управл ющего импульса- .12 на его затвор ток через транзистор практически отсутствует, поскольку конденсатор 7 зар жен до напр жени  помехи.

В качестве полевых транзисторов интегрирующих цепей 2 и 5 примен ют транзисторы типа 2П 302.Б (В), обеспечивающие минимальные значени  сопротивлени  канала .во включенном состо нии (пор дка 100 Ом) и врем  включени  и выключени , а также линейность выходной характеристики в .диапазоне изменени  напр жений поме пьедестал (до ±0,5 вольт).

Применение предлагаемого усилител  считывани  в ОЗУ системы 2,5 D

2W позвол ет получить выигрыш в ег быстродействии примерно на 30-40%, так как врем  успокоени  ос±аточных помех сократитс  более, чем на врем переключени  сердечника.- В этом случае система ОЗУ 2,5 D 2 W более технологична  и дешева  в изготовлении по сравнению с системой 2,5 D

3W, по быстродействию приближаетс 

к последней. Кроме того, в некоторо степени упрощаетс  структура усилител  считывани , что также удешевл ет его.

Claims (2)

1.Авторское свидетельство СССР 377872, ,кл. G 11 С 7/06, 1974.

2.Авторское свидетельство СССР 364024, кл. G 11 С 7/02, 1974

(прототип).