SU832752A1 - Multichannel device for transmitting agd receiving discrete information - Google Patents
Multichannel device for transmitting agd receiving discrete information Download PDFInfo
- Publication number
- SU832752A1 SU832752A1 SU721834928A SU1834928A SU832752A1 SU 832752 A1 SU832752 A1 SU 832752A1 SU 721834928 A SU721834928 A SU 721834928A SU 1834928 A SU1834928 A SU 1834928A SU 832752 A1 SU832752 A1 SU 832752A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- pulse
- information
- counter
- Prior art date
Links
Description
Изобретение относитс к электросв зи и может использоватьс дл обмена информацией между п парами разнотипных абонентских комплексов (АК) по тракту передачи данных. Известно многоканальное устройство дл передачи и приема дискретной .информации, содержащее п абонентских комплектов, коммутатор, к входу которого подключен выход Импульс готовности передатчика, к информацион ному входу которого подключен выход коммут.атора, а также приемник 1 j. Однако известное устройство имеет низкую пропускную способность. Цель изобретени - повьшение пропускной способности. Поставленна цель достигаетс тем что в многоканальное устройство дл передачи приема дискретной информаци содержащее п абонентских комплектовкоммутатор , к входу которого подключен Импульс готовности передатчика к информационному входу которого подключен выход коммутатора, а также приемник, введены в цепь каждого из п абонентского комтшекта последовательно соединенные первый преобразователь кода, первый дешифратор комбинаций фазировани , первьй элемент запрета , первый счетчик и формирователь импульсов записи, последовательно соединенные второй преобразователь кода, второй дешифратор комбинаций фазировани , второй элемент запрета, второй счетчик и формирователь импульсов считывани , а также элемент задержки и два формировател импульсов сдвига, при этом -информационные выходы соответствующего абонентского комплекта подключены к соответствующим входам первого преобразовател кода, выход котороТго подключен к первому дополнительному входу коммутатора, первый дополнительный выход которого подключен к входу Запись 1 первого преобразовател кода и к входу элемента задержки, выход которого подключей к второму дополнительному входу коммутатора, второй дополнительный выход которого через первый формирователь импульсов сдвига подключе к соответствующему входу первого преобразовател кода, а третий дополнительный выход коммутатора подключен к управл ющему входу первого элемента запрета, выход фор шровател импульсов считывани подключен к входу Установка нул первого счечика и первого преобразовател кода и к управл ющему входу соответству ющего абонентского комплекта, к входу Импульс вьшода комбинаций которого подключен выход формировател импульсов записи и управл ющий вход второго счетчика, другой выход формировател импульсов подключен к входу Установка нул второго преобразовател кода, к сдвигающему входу которого и к управл ющему входу второго элемента запрета подключен выход второго формировател импульсов сдвига, к входу которого подключен выход Импульс вывода комбинаций приемника, информационный выход которого подключен к соответствующему входу второго преобразовател кода, информационные .выходы которого подключены к входам соответствующего абонентского комплета .The invention relates to telecommunications and can be used to exchange information between pairs of different types of subscriber complexes (AC) over a data transmission path. A multichannel device for transmitting and receiving discrete information, containing n subscriber sets, a switch to the input of which is connected to the output Pulse of readiness of the transmitter, to the information input of which is connected to the output of switch, and also a receiver 1 j is known. However, the known device has a low bandwidth. The purpose of the invention is to increase throughput. The goal is achieved by the fact that a multichannel device for transmitting receiving discrete information containing n subscriber sets of a switch, to the input of which a transmitter readiness impulse is connected to an information input of which the output of the switch is connected, as well as a receiver, are connected to the circuit of each of the subscriber's kit serially connected first code converter , the first decoder of phasing combinations, the first element of the prohibition, the first counter and the write pulse shaper, sequentially the second code converter, the second decoder of phasing combinations, the second prohibition element, the second counter and the read pulse shaper, as well as the delay element and the two shift pulse shapers, the information outputs of the corresponding subscriber set are connected to the corresponding inputs of the first code converter, the output of which is connected to the first auxiliary input of the switch, the first auxiliary output of which is connected to the input Record 1 of the first code converter and to the input a delay element whose output is connected to the second auxiliary input of the switch, the second additional output of which is connected to the corresponding input of the first code converter via the first shift pulse generator, and the third auxiliary output of the switch is connected to the control input of the first prohibition element, the output form of the read pulse shaper is connected to input The installation of the zero of the first counter and the first code converter and to the control input of the corresponding subscriber set, to the input pulse of the combination of which is connected to the output of the write pulse former and the control input of the second counter, another output of the pulse former is connected to the input Setting the second zero of the code converter, to the shift input of which the output of the second pulse shifter is connected to the control input of the second prohibition element, to the input of the second pulse shifter, to the input which output is connected Output pulse of receiver combinations, the information output of which is connected to the corresponding input of the second code converter, information The outputs of which are connected to the inputs of the corresponding subscriber set.
На чертеже приведена структурна электрическа схема предлагаемого устройства.The drawing shows a structural electrical circuit of the proposed device.
Устройство содержит п абонентских комплектов (Ак) 1, передатчик 2 и приемник 3, составл ющие аппаратуру передачи данных (АДЦ) 4, п блоков 5 фазировани и преобразов.ани кодов каждый из которых содержит коммутатор 6, первьм преобразователь 7 кода , первый дешифратор 8 комбинаций фазировани , первый элемент 9 запрета , первый счетчик 10, формирователь 11 импульсов записи, второй преобразователь 12 кода, второй дешифратор 13 комбинаций фазировани , второй элемент 14 запрета, второй сч чик 15, формирователь 16 импульсов считывани , элемент 17 задержки, два формировател 18 и 19 импульсов сдвига , а также элементы 20 и 21 совпадени ..The device contains n subscriber sets (AK) 1, transmitter 2 and receiver 3, which make up the data transmission equipment (ADC) 4, n blocks 5 for phasing and converting codes each of which contains switch 6, first converter 7 of code, first decoder 8 phasing combinations, first prohibition element 9, first counter 10, write pulse shaper 11, second code converter 12, second decoder phasing combination 13, second prohibition element 14, second counter 15, read pulse shaper 16, delay element 17, two shaper 18 and 19 shear pulses, as well as elements 20 and 21 coincidence.
Устройство работает следующим образом ..The device works as follows.
В исходном состо нии коммутатор 6 находитс в положении Выкл.,In the initial state, the switch 6 is in the Off position.
что обеспечивает импульсом готовности (иг) АПД 4 запись единицы в пвый разр д преобразовател через ступень I коммутатора 6 и сдвиг соджимого преобразовател 7 через элемент задержки 17, ступень II коммутатора 6 и формирователь 18 при каждом поступлении на вход блока 5 импульса готовности от АПД 4. При приеме п.( импульсов готовности дешифратор 8 вьщел ет п единиц и выдает , запрет на элемент 9 запрета. О новременно. с выдачей импульсов го-, товности от АЦЦ 4 поступает на формирователь 1.9 блока 5 импульс вывод комбинаций (ив) и вызывает сдвиг содержимого разр дов преобразовател 12 приема на один разр д. Так как из закрепленной за АК1к-ой шины АПД 4 ничего не вьщаетс , то при поступлении m импульсов вывода дешифратор 13 выдел ет комбинацию, состо щую из одних нулей, общим количеством п и выдает запрет на элемент 14 запрета. При описанном исходном состо нии блока 5 элементы 9 и 14 запрета не работают и не выдают АК 1 импульс готовности (ИГх) и импульс вывода (ИВ) информации п, до тех пор, пока коммутатор 6 находитс в положении Выкл..which provides a readiness pulse (s) for the ADF 4, writing a unit to the first bit of the converter via stage I of switch 6 and shifting the somatic converter 7 through delay element 17, stage II of switch 6 and the driver 18 at each input to the unit 5 of readiness pulse from the ADF 4 When receiving a p. (Readiness pulses, the decoder 8 allocates n units and issues a prohibition against prohibition element 9. It is time to issue impulses of readiness from the ASC 4 to the imaging unit 1.9 of the 5 pulses output of the combinations (willows) and cause shift Since the bits of the converter 12 are received by one bit. Since the ADF 4 assigned to the AK1K bus is missing, when the m output pulses are received, the decoder 13 selects a combination of all zeros, the total number n and prohibits the prohibition element 14. In the initial state of block 5 described, prohibition elements 9 and 14 do not work and do not issue AK 1 a readiness pulse (IGx) and an information output (IO) pulse n, until switch 6 is in the Off position. .
При переводе коммутатора 6 положение Работа осуществл етс , прежде всего, режим фазировани преобразовател 1.2 приемной станции, а затем преобразование кода комбинации HI . .When translating switch 6, the position of the Work is carried out, first of all, the phasing mode of the transducer 1.2 of the receiving station, and then the conversion of the HI combination code. .
При фазировании импульс готовно , сти АПД через ступени 1 и II коммутатора 6 в положении Работ.а (нижнее ) и формирователь 18 поступает на шину сдвига преобразовател 7 и обеспечивает выдачу с выхода (п + +1) разр да этого преобразовател единицы в к-ю шину передатчика 2 АПД 4. При первом же сдвиге на выходе дешифратора 8 пропадает сигнал и, следовательно, снимаетс запрет элемента 9 запрета, который при поступлении следующего импульса готовности обеспечивает его прохождение на счетчик 10 с циклом п. Счетчик 10 при подсчете импульсов готовности вьщает на формирователь 11 сигна по которрму начинаетс преобразование кода комбинаций при передаче. При поступлении от АПД 4 п +1 импульсов готовности в к-ю шину передатчика АДЦ 4 вьщаетс комбинаци фазировани , состо ща из п +1 единиц. На приемной станции разр ды этой комбинации выдаютс из к-ой шины приемника 3 АПД 4 на один из блоков 5, где осуществл етс их запись в пер- j вый разр д преобразовател 12 и сдвиг импульсов вывода. При приеме преобразователем 12 разр дов из к-рй шины, дешифратор 13 выдел ет комбинацию фазировани и снимает о запрет с элемента 14 запрета (разрешающий прохождение импульсов вывода на счетчик 15), т.е. обеспечивает установку преобразовател I2 приемной станции в такое же положение, i как и преобразователь 7 передающей станции. После выполнени этой операции начинаетс процесс преобразовани кода комбинаций.When phasing, the pulse is ready, the ADF through stages 1 and II of switch 6 in the position of Work (lower) and shaper 18 enters the shear bus of converter 7 and provides output from the output (n + +1) of the unit The transmitter's bus 2 of the ADF 4. At the first shift at the output of the decoder 8, the signal disappears and, therefore, the prohibition of the prohibition element 9 is lifted, which, when it receives the next readiness pulse, ensures its passage to counter 10 with a cycle of readiness. 10 a driver 11 for signa conversion by starts kotorrmu combinations code during transmission. Upon receipt of the readiness pulses from the ADF 4 p + 1 to the k-th bus of the ADC 4 transmitter, a combination of phasing consisting of n + 1 units is realized. At the receiving station, the bits of this combination are output from the k-th bus of the receiver 3 of the ADF 4 to one of the blocks 5, where they are written to the first j of the converter 12 and the shift of the output pulses. When the transducer receives 12 bits from the tire, the decoder 13 selects a phasing combination and removes the prohibition from the prohibition element 14 (allowing passage of output pulses to the counter 15), i.e. ensures the installation of the transducer I2 of the receiving station in the same position, i as the transducer 7 of the transmitting station. After performing this operation, the code conversion process begins.
При передаче это преобразование го начинаетс с момента .вьщелени счетчиком 10 цикла Пм по импульсам готовности , поступающим.от АПД 4. Выделенный счетчиком 10 сигнал подаетс на формирователь 11 и вьщает- 25 с затем в качестве импульса готовности блока 5 JC приему параллельным . кодом от АК1 его п - разр дной комбинации, котора записываетс , через элементы 20 .совпадени в преоб- зо разователь 7. При вьщаче от АПД 4 импульса готовности он поступает через элемент 9 запрета на счетчик 10, а также со второй ступени коммутатора 6 через формирователь 18 на 35 шину сдвига преобразовател 7. При сдвиге содержимого преобразовател 7 на один разр д, в к-ю шину передатчика АЦЦ 4 (шина 1а) выдаетс . разр д комбинации АК 1. Через 40 п, импульсов готовности на вход передатчика 2 АПД 4 вьщают( все разр ды записанной комбинации. В момент выдачи последнего разр да комбинации счетчик 10 формирует импульс 45 готовности (ИГ) блока 5, который вьщаетс АК1 и обеспечивает перепись следующей его комбинации через элементы 20 совпадени в преобразователь 7.50When transmitting, this transformation is started from the moment when the counter 10 of the PM cycle is released according to the readiness pulses received from the ADF 4. The signal selected by the counter 10 is fed to the imaging unit 11 and 25 seconds later as the readiness pulse of the 5 JC unit is received in parallel. code from AK1 of his p - bit combination, which is recorded through elements 20. of coincidence in converter 7. When the ADF 4 receives a readiness pulse, it enters through element 9 prohibiting counter 10, as well as from the second stage of switch 6 through shaper 18 by 35 transducer shift bus 7. When shifting the contents of transducer 7 by one bit, the K-th transmitter bus of ACC 4 (bus 1a) is output. bit combination AK 1. After 40 p, the readiness pulses to the transmitter 2 input of the ADF 4 transmit (all bits of the recorded combination. At the time of issuing the last bit of the combination, the counter 10 generates a readiness pulse 45 (IG) of block 5, which is AK1 and provides rewriting his next combination via elements 20 of the match to the converter 7.50
При приеме разр дов переданной п - разр дной комбинации АК1 на противоположной станции приемник 3 АПД 4 выдает импульс вывода и п -и разр д указанной комбинации на 55 преобразователь 12. При этом импульс вьгеода вначале сдвигает содержимое преобразовател 12 на один разр д,When receiving bits of the transmitted p - bit combination AK1 at the opposite station, receiver 3 of the ADF 4 outputs an output pulse and n is the discharge of the specified combination by 55 converter 12. At the same time, the pulse of the geode first shifts the contents of the converter 12 by one bit,
а в первый разр д этого преобразовав тел записываетс прин тое от АПД 4 значение разр да комбинаций АК1. Кроме того, поступивший импульс вывода проходит также через элемент 14 запрета на счетчик 15 и фиксируетс . При подсчете счетчиком 15 импульсов вывода в преобразовател 12 полностью записываетс п -разр дна комбинаци , переданна от АК1.. Одновременно с этим на выход формировател 1 импульс вывода .(ИВ), прин той комбинации взаимодействующего АК1.. По этому импульсу содержимое преобразовател 12 переписываетс через элемент 21 совпадени на вход оконечного устрой-. ства взаимодействующего AKi.and for the first bit of this, transforming the bodies records the value of the bits of the AK1 combination accepted from the ADF 4. In addition, the incoming output pulse also passes through the prohibition element 14 to the counter 15 and is recorded. When the counter counts 15 output pulses, the n-bit of the combination transmitted from AK1 is completely recorded in the converter 12. At the same time, the output pulse of the output driver 1 is generated by the received driver's combination. With this pulse, the contents of the converter 12 are rewritten through a match element 21 to the input of the terminal device-. interacting AKi.
После выполнени указанных операций приемный преобразователь 12 устанавливаетс в нулевое состо ние и начинает очередной цикл приема п -разр дов передаваемых комбинаций от АК1,-противоположной станции.After performing these operations, the receiving converter 12 is set to the zero state and begins the next cycle of receiving the n-digits of the transmitted combinations from the AK1, opposite station.
Таким образом, выполнение рассматриваемого блока 5 из двух последовательно соединенных (информационной шиной приема-передачи АПД) преобразователей 12 и подключение их указанным методом к АЦЦ устройства обеспечивает одновременное фазирование (определение начала комбинации ПРИ приеме) и преобразование кодов информационнь1х комбинацийThus, the execution of the considered block 5 of two serially connected (information transfer-reception bus of the ADF) converters 12 and connecting them using the specified method to the ADC of the device provides simultaneous phasing (determining the beginning of the combination when receiving) and converting the codes of the information combinations
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU721834928A SU832752A1 (en) | 1972-10-05 | 1972-10-05 | Multichannel device for transmitting agd receiving discrete information |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU721834928A SU832752A1 (en) | 1972-10-05 | 1972-10-05 | Multichannel device for transmitting agd receiving discrete information |
Publications (1)
Publication Number | Publication Date |
---|---|
SU832752A1 true SU832752A1 (en) | 1981-05-23 |
Family
ID=20528852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU721834928A SU832752A1 (en) | 1972-10-05 | 1972-10-05 | Multichannel device for transmitting agd receiving discrete information |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU832752A1 (en) |
-
1972
- 1972-10-05 SU SU721834928A patent/SU832752A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU832752A1 (en) | Multichannel device for transmitting agd receiving discrete information | |
US4682167A (en) | Data transfer system for numerically controlled equipment | |
GB1154673A (en) | Improvements in or relating to Electronic Shift Registers. | |
SU1081639A2 (en) | Device for translating serial code to parallel code | |
SU1374433A1 (en) | Code converter | |
SU1417193A1 (en) | Series to parallel code converter | |
SU1589417A1 (en) | Device for data transmission and reception | |
SU750749A1 (en) | Code combination shaper | |
RU1777146C (en) | Multichannel subscriber-to-central computer interface | |
SU1444752A1 (en) | Adding device | |
SU788421A1 (en) | Start-stop transmitting apparatus | |
SU445991A1 (en) | Remote control device | |
SU1062757A1 (en) | Device for transmitting and checking signals | |
SU1285609A2 (en) | Device for decoding pulse code sequences | |
SU1597890A1 (en) | Method of receiving control signals | |
SU572938A1 (en) | Time-dividing channeling apparatus | |
SU813810A1 (en) | Discrete signal transmitting device | |
SU568200A1 (en) | Discrete data receiver | |
SU656053A1 (en) | Binary-to-permutation code converter | |
SU720740A1 (en) | Remote code monitor | |
SU1488967A1 (en) | Code converter | |
SU1383508A1 (en) | Serial-to-parallel code converter | |
SU465748A1 (en) | Phasing method when transmitting information by cyclic code | |
SU1145357A1 (en) | Device for transmission of telemetric information | |
SU1184077A1 (en) | Multichannel generator of pulse trains |