SU824291A1 - Indication device - Google Patents

Indication device Download PDF

Info

Publication number
SU824291A1
SU824291A1 SU792770687A SU2770687A SU824291A1 SU 824291 A1 SU824291 A1 SU 824291A1 SU 792770687 A SU792770687 A SU 792770687A SU 2770687 A SU2770687 A SU 2770687A SU 824291 A1 SU824291 A1 SU 824291A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
outputs
inputs
information
Prior art date
Application number
SU792770687A
Other languages
Russian (ru)
Inventor
Валерий Иосифович Баскин
Валентина Васильевна Баскина
Original Assignee
Baskin Valerij
Baskina Valentina V
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Baskin Valerij, Baskina Valentina V filed Critical Baskin Valerij
Priority to SU792770687A priority Critical patent/SU824291A1/en
Application granted granted Critical
Publication of SU824291A1 publication Critical patent/SU824291A1/en

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ ИНДИКАЦИИ(54) DEVICE FOR INDICATION

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  визуального представлени  информации. Известны устройства дл  цифровой индикации, работающие по принципу динамической индикации, содержащие источники информации, цифровые индикаторные лампы, анодные формирователи , коммутатор, блок управлени , пересчетную декаду и дешифратор |. Недостатком этих устройств  вл етс  зависимость скважности импульсо подсвета ивдикаторов от состо ний ис точников информации. Наиболее близким к предлагаемому по технической сущности  вл етс  уст ройство дл  цифровой индикации, соде ржащее цифровые индикаторные лампы , аноды которых соединены с выходами анодных формирователей, одноиме ные катоды объединены и подключены к выходам дешифратора, входы инфор|мации которого подключены к соответствующим выходам буферного запоминающего блокад пересчетную триггерную декаду, выходы которой подключены к соответствующим входам буферного запоминающего блока, счетный вход - к управл емому выходу блока управлени , у которого второй выход синхроимпульсов подключен ко входам источников информации; разр дные ключи, входы которых соединены с выходами соответствующих источников информации, а выходы объединены и подключены ко входу остановки пересчета блока управлени ; коммутатор, у которого вход объединен со входом записи информации буферного запс шнающего устройства, каждый выход соединен с входами соотвётствуюпщх анодных формирователей и управл ющими входами последующих разр дных ключей, а последний выход коммута тора - с управл ющим входом первого разр дного ключа. в этом устройстве введен1- ый двухтактный формирователь импульсов преобразует один импульс опорной последовательности в импульс управлеьш  буферным запоминающим блоком и коммутатором (смена информации и адреса ), следующий импульс - в импульс сброса триггерной декады и пересчета в нее импульсов блока управлени  (подготовка и запись информации дл  подсвета следующей индикаторной лампы ) . Один такт подсвета происходит за два такта импульсов опорной последовательности , т. е. за 20 импульсов генератора в блоке управлени  Г22. Целью изобретени   вл етс  повышение качества изображени  за счет увеличени   ркости свечени  индикаторных ламп. Поставленна  цель достигаетс  тем, что в устройстве исключен двухтактный формирователь и введен элемент задержки, вход которого подключен к вых.оду делител  частоты, а выход - ко входу сброса пересчетной триггерной декады. На элемент И подключаетс  не пр мой, а инверсный выход генератора. Цепь входов коммутатора и записи информации блока буфер ной пам ти подключаетс  к выходу делител  частоты. При этом смена информации в блок буферной пам ти и адреса в коммутаторе , а также сброс пересчетнои три герной декады осуществл етс  в тече ние импульса опорной последовательности , с делител  частоты, а запись информации дл  подсвета следующего индикатора в пересчетную триггерную декаду - в течение паузы между указан ными импуль с ами. На фиг. 1 показана структурна  схема устройства; на фиг. 2 - временные диаграммы его работы. Предлагаемое устройство содержит индицируемые источники 1 - 1 rj информации , выполненные на фазоимпульс ных многоустойчивых элементах, к вы . ходу KoToptJx подключены разр дные ключи 2 - 2, управл емые коммутатором 3, Каждый выход коммутатора 3 соединен ,с управл ющим входом после дующего разр дного ключа, а последний выход - с управл ющим входом пе вого ключа 2, Выходы разр дных ключей объединены и подключены к Д914 входу триггера 4 дл  остановки пересчета . элемента 5 задержки подключен ко входу сброса пересчетной декада 6, выходы которого соединены с информационными входами блока 7 буферной пам ти. Выходы последнего через дешифратор 8 св заны с объединенными цифровыми катодами индикаторных ламп 9 - 9, аноды которых через анодные ключи Ю - lOj, соединены с соответствующими выходами коммутатора 3. У генератора II синхроимпульсов пр мой выход подключен ко входам источников 1 ц - ко входу делител  I2 частоты, а инверсный выход - к первому входу элемента 13 И, второй вход которого соединен с выходом, триггера 4, а выход - со счетным входом пересчетной декады 6. Делитель 12 частоты вырабатывает управл ющую опорную последовательность импульсов, наход щихс  в фазе с импульсами цифры О от источников Ц - Ifj информации. Выход делител  12 частоты подключен к счетному входу коммутатора 3j к 5 -входу , триггера 4 дл  разрешени  пересчета ко входу элемента 5 задержки дл  сброса пересчетной декады 6, ко входу записи блока 7 буферной пам ти дл  смены информации в нем методом вытеснени . На эпюрах а - е (фиг. 2) показаны временные диаграммы в наиболее характерных точках. На эпюре а показаны импульсы пр мого выхода генератора 11, на эпюре б - импульсы опорной последовательности, сформированные делителем 12 частоты, на эпюре & - импульсы на выходе элемента 5 задержки. На эпюре г показаны импульсы на К,-входе триггера 4, на эпюре д - импульсы на выходе триггера 4, на эпюре е - серии импульсов на входе пересчетнои декады 6. Устройство работает следующим образом . В момент t по вл етс  импульс опорной последовательности на выходе делител  12, по переднему фронту которого коммутатор 3 переключаетс  в третье (последнее) положение, блок 7 буферной пам ти осуществл ет прием информации из пересчетной дека- i ды 6, а на динамический S -вход триггера 4 опорный импульс воздействует положительным фронтом. В момент t определ емый задержкой на элементе 5, происходит сброс в нуль пересчетной декады 6. При этом открываетс  первый разр дный ключ и на потенциальном Я-входе триггера 4 на чинаетс  ожидание импульса с фазой цифры 7, записанной в источт кс информации. Элемент 13 И открыт в течение времени t - t, за которое на счетный вход пересчетной декады 6 пройдет семь импульсов, сформированных в паузах синхроимпульсов генератора 11. Далее до момен/а прихода следующего опорного импульса устройство не мен ет своего состо ни : на третьей индикаторной лампе 9- в течение времени t. происходит подсвет информации, записанно по переднему фронту опорного импуль са, а информаци , предназначенна  дл  подсвета первой индикаторной лампы 9, подготовлена в пересчетно декаде 6. В момент t коммутатор 3 переключаетс  в первое положение, благодар  чему возбуждаетс  первый анодный ключ 10(, одновременно стро бируютс  входы блока 7 и воздействием на 5 -вход триггера 4 послед НИИ переключаетс  в единичное состо  ние. Кроме того, открываетс  разр д ный ключ 2о, который подает на триггера 4 импульс с фазой цифры О записанной в исто.чнике 12 информации Воздействие этого импульса на триггер 4 происходит в течение всей его длительности, поэтому триггер вновь возвращаетс  в состо ние нуль, бла годар  чему пересчетна  декада 6 остаетс  в сброшенном состо нии. Носле третьего опорного импульса на индикаторной лампе 92 подсвечиваетс  цифра О, а в перёсчетную декаду 6 из источника l переписываетс  цифра 1 и так далее. Таким образом, один такт подсвета индикаторной лампы происходит за . один такт опорных импульсов, т. е. за 10 синхроимпульсов генератора. Следовательно, частота подсвета индикаторных ламп увеличена вдвое при 2 , сохранении скважности импульсов подсвета . В результате  ркость свечени  увеличиваетс , т. е. качество изображени  повьппаетс . Формула изобретени  Устройство дл  индикации, содержащее цифровые индикаторные ламПы, аноды которых соединены с выходами анодных ключей, входы которых соединены с выходами коммутатора, выходы которого соединены с одними входам -. разр дных ключей, другие входы которых соединены с источниками информации , входы которых соединены с пр мым выходом генератора синхроимпульсов , соединенного с делителем частоты , выходы разр дных ключей соединеifl i с 8-входом RS-триггера, выход которого соединен с первым входом элемента И , выход которого соединен со счетным входом пересчетной декады , выходы которой соединены с информационными входами блока буферной пам ти, выходы которого соединены со входами дешифратора, выходЬ которого соединены с одноименными катодами цифровых индикаторных ламп, отличающеес  тем, что, с целью поБышеш1  качества изображени  за счет увеличени   ркости свечени  цифровых индикаторных ламп, в устройство введен элемент задержки, вход которого соединен с выходом делител  частоты, а выход - со входом сброса пересчетной декады, инверсный выход генератора синхроимпульсов соединен со вторым входом элемента И, а выход делител  частоты соединен со входом записи блока буферной пам ти и входом коммутатора. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 399858, кл. G 06 F 3/14, 1971. 2.Авторское свидетельство СССР № 549820, кл. G 06 К 15/18, 1975 (прототип ) .The invention relates to automation and computing and can be used to visually present information. Devices for digital indications, operating on the principle of dynamic indications, containing information sources, digital indicator lamps, anode drivers, a switch, a control unit, a counting decade and a decoder are known. The disadvantage of these devices is the dependence of the pulse duty cycle of the illumination and indicators on the state of the information sources. The closest to the proposed technical entity is a device for digital indication, containing digital indicator lamps, the anodes of which are connected to the outputs of the anode formers, the same cathodes are combined and connected to the outputs of the decoder, the information inputs of which are connected to the corresponding outputs of the buffer memory. blockade recalculated trigger decade, the outputs of which are connected to the corresponding inputs of the buffer storage unit, the counting input - to the controlled output of the control unit, which the second output of clock pulses is connected to the inputs of information sources; bit switches, the inputs of which are connected to the outputs of the corresponding information sources, and the outputs are combined and connected to the input of the recalculation stop of the control unit; the switch, whose input is combined with the information recording input of the buffer recording device, each output is connected to the inputs of the corresponding anode drivers and the control inputs of the subsequent bit switches, and the last switch output with the control input of the first bit switch. In this device, the first push-pull pulse shaper converts one pulse of the reference sequence into a pulse controlled by the buffer storage unit and a switch (changing information and address), the next pulse — into a reset trigger pulse of the decade and recalculation of information for illumination of the next indicator lamp). One cycle of illumination occurs within two cycles of the pulses of the reference sequence, i.e., over 20 pulses of the generator in the control unit G22. The aim of the invention is to improve the image quality by increasing the brightness of the indicator lamps. The goal is achieved by eliminating the push-pull driver in the device and introducing a delay element, the input of which is connected to the output of the frequency divider, and the output to the reset input of the recalculating trigger decade. The element And is connected not direct, but inverse generator output. The circuit of the inputs of the switch and the recording of information of the buffer memory unit is connected to the output of the frequency divider. At the same time, the information in the buffer memory block and the address in the switch, as well as the reset of the three-decade counts, is reset during the reference sequence pulse, from the frequency divider, and the information for the next indicator to be highlighted during the pause between specified impulses with amy. FIG. 1 shows a block diagram of the device; in fig. 2 - time diagrams of his work. The proposed device contains displayed sources of 1 - 1 rj information, made on phase-pulse multi-stable elements, k you. the KoToptJx run, 2–2 bit switches connected by switch 3 are connected. Each output of switch 3 is connected to the control input of the subsequent bit switch, and the last output is connected to the control input of the first key 2, the outputs of the discharge keys are combined and connected to D914 trigger input 4 to stop recalculation. The delay element 5 is connected to the reset input of the counting decade 6, the outputs of which are connected to the information inputs of the buffer memory block 7. The outputs of the latter through the decoder 8 are connected to the combined digital cathodes of the indicator lamps 9 to 9, the anodes of which are connected to the corresponding outputs of the switch 3 via the anode keys U - lOj to the input of the clock sources of the 1 c - to the input of the divider I2 frequencies, and the inverse output to the first input of element 13 I, the second input of which is connected to the output, trigger 4, and the output to the counting input of the counting decade 6. The frequency divider 12 generates a control reference pulse train od schihs in phase with the pulse numbers from about C sources - Ifj information. The output of the frequency divider 12 is connected to the counting input of the switch 3j to the 5th input, trigger 4 for enabling the recalculation to the input of the delay element 5 to reset the counting decade 6, to the recording input of the buffer storage unit 7 for changing information in it by the displacement method. Plots a - e (Fig. 2) show time diagrams at the most characteristic points. The plot a shows the direct output generator pulses 11, the plot b shows the reference sequence pulses formed by the frequency divider 12, and the plot & - pulses at the output of the element 5 delay. The diagram g shows the pulses at K, the input of the trigger 4, the diagram e shows the pulses at the output of the trigger 4, and the diagram e shows the series of pulses at the input of the recalculated decade 6. The device works as follows. At the moment t, a pulse of the reference sequence appears at the output of the divider 12, on the leading edge of which the switch 3 switches to the third (last) position, the buffer memory block 7 receives information from the counting decade 6, and to the dynamic S - trigger input 4 the reference pulse acts positively. At time t, determined by the delay on element 5, the counting decade 6 is reset to zero. This opens the first bit key and the potential I input of the trigger 4 begins waiting for a pulse with the phase of the digit 7 recorded in the source of information. Element 13 I is open during the time t - t, during which seven counts generated at the clock input of the counting decade 6 will pass through seven pulses generated in the clock of the generator 11. Next to the arrival time of the next reference pulse, the device does not change its state: on the third indicator lamp 9- for the time t. information is illuminated, recorded on the leading edge of the reference pulse, and the information intended to illuminate the first indicator lamp 9 is prepared in terms of decade 6. At time t, switch 3 switches to the first position, thereby initiating the first anode key 10 (simultaneously the inputs of block 7 and the impact on the 5-input of the trigger 4 of the last scientific research institute switches to the unit state.In addition, the bit 2o opens, which sends a pulse with the phase of the digit O recorded in the source 12 and the trigger 4 to the trigger 4 Information The impact of this pulse on trigger 4 occurs throughout its duration, so the trigger returns to zero again, due to which decade 6 remains in the reset state. At the third reference pulse on the indicator lamp 92, the figure O is highlighted, and in the counting decade 6 from source l is rewritten digit 1, and so on. Thus, one stroke of illumination of the indicator lamp occurs in. one clock cycle of reference pulses, i.e., for 10 generator clock pulses. Consequently, the frequency of illumination of indicator lamps is doubled at 2, maintaining the duty ratio of the illumination pulses. As a result, the brightness of the luminescence increases, i.e., the image quality is higher. Claims of the invention A display device comprising digital indicator lamps, the anodes of which are connected to the outputs of the anode switches, the inputs of which are connected to the outputs of the switch, the outputs of which are connected to the same inputs -. bit switches whose other inputs are connected to information sources whose inputs are connected to the direct output of a clock generator connected to a frequency divider, the outputs of the bit switches of connection i to the 8 input of an RS flip-flop, the output of which is connected to the first input of the AND element, the output of which is connected to the counting input of the counting decade, the outputs of which are connected to the information inputs of the buffer memory block, the outputs of which are connected to the inputs of the decoder, the outputs of which are connected to the digital cathodes of the same name indicator lamps, characterized in that, in order to improve image quality by increasing the luminance of digital indicator lamps, a delay element is inserted in the device, the input of which is connected to the output of the frequency divider, and the output is connected to the reset input of the decade counting, the inverse output of the clock generator is connected with the second input of the AND element, and the output of the frequency divider is connected to the recording input of the buffer memory block and the input of the switch. Sources of information taken into account during the examination 1. USSR author's certificate No. 399858, cl. G 06 F 3/14, 1971. 2. USSR author's certificate No. 549820, cl. G 06 K 15/18, 1975 (prototype).

Фи.1 в JlJmгlлnлJlГLШlЛJUlJlш j n jп iFi.1 in JlJmgllnlJlGlShlLJUlJlш j n jп i

rr

дd

.ртШПШ .rtShPSH

«"

Фиг.22

п. P.

Claims (1)

Формула' изобретенияClaim Устройство для индикации, содер10 жащее цифровые индикаторные лампыf аноды которых соединены с выходами анодных ключей, входы которых соединены с выходами коммутатора, выходы которого соединены с одними входам!·.Indication device containing digital indicator lamps f the anodes of which are connected to the outputs of the anode keys, the inputs of which are connected to the outputs of the switch, the outputs of which are connected to the same inputs! ·. 15 разрядных ключей, другие входы которых соединены с источниками информации, входы которых соединены с прямым выходом генератора синхроимпульсов, соединенного с делителем частого ты, выходы разрядных ключей соединены с R-входом RS-триггера, выход которого соединен с первым входом элемента И , выход которого соединен со счетным входом пересчетной декады, выходы которой соединены с информационными входами блока буферной памяти, выходы которого соединены со входами дешифратора, выходЬ: которого соединены с одноименными катодами цифровых индикаторных ламп, отличающееся тем, что, с целью повьппения качества изображения за счет увеличения яркости свечения цифровых индикаторных ламп, в устройство введен элемент задержки, вход которого соединен с выходом делителя частоты, а выход - со входом сброса пересчетной декады, инверсный выход генератора синхроимпульсов соединен со вторым входом элемента И, а выход делителя частоты соединен со входом записи блока буферной памяти и входом коммутатора.15 bit keys, the other inputs of which are connected to information sources, the inputs of which are connected to the direct output of the clock generator connected to the frequency divider, the outputs of the bit keys are connected to the R-input of the RS-trigger, the output of which is connected to the first input of the And element, the output of which connected to the counting input of the recalculation decade, the outputs of which are connected to the information inputs of the buffer memory unit, the outputs of which are connected to the inputs of the decoder, output: which is connected to the cathodes of the same digital speaker lamps, characterized in that, in order to increase the image quality by increasing the brightness of the digital indicator lamps, a delay element is inserted into the device, the input of which is connected to the output of the frequency divider, and the output to the reset input of the conversion decade, the inverse output of the clock generator is connected with the second input of the element And, and the output of the frequency divider is connected to the recording input of the buffer memory unit and the input of the switch.
SU792770687A 1979-05-28 1979-05-28 Indication device SU824291A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792770687A SU824291A1 (en) 1979-05-28 1979-05-28 Indication device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792770687A SU824291A1 (en) 1979-05-28 1979-05-28 Indication device

Publications (1)

Publication Number Publication Date
SU824291A1 true SU824291A1 (en) 1981-04-23

Family

ID=20829630

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792770687A SU824291A1 (en) 1979-05-28 1979-05-28 Indication device

Country Status (1)

Country Link
SU (1) SU824291A1 (en)

Similar Documents

Publication Publication Date Title
SU824291A1 (en) Indication device
SU549820A1 (en) Digital display device
SU822243A1 (en) Indication device
SU537365A1 (en) Device for displaying coordinates on a cathode ray tube screen
SU879636A1 (en) Indicating device
SU922717A1 (en) Indication device
SU734676A1 (en) Readout device
SU1001159A2 (en) Symbol forming device
SU759965A1 (en) Light scale control device
SU396685A1 (en) DEVICE FOR DIGITAL INDICATION OF DECADE COUNTERS
SU1336097A1 (en) Information representation device
SU580648A1 (en) Reversible pulse counter
SU1446647A1 (en) Device for indicating analog signals
SU1256021A2 (en) Unit-counting function generator
SU622113A1 (en) Staircase voltage functional generator
SU612240A1 (en) Converter of the integer part of binary code into binary-decimal one
SU1587664A1 (en) Device for shaping signal of vertical test object
SU634317A1 (en) Information display
SU953743A1 (en) Counting device
SU928352A1 (en) Digital frequency multiplier
SU1105885A1 (en) Translator from numerical-pulse code to seven-segment indicator code
SU427356A1 (en) DEVICE FOR INDICATION
SU676937A1 (en) Electrical measuring instrument
SU1120319A1 (en) Device for taking logarithms
SU798968A1 (en) Information display