SU815897A1 - Устройство дл измерени динамическихХАРАКТЕРиСТиК АНАлОгО-цифРОВыХ пРЕОбРАзО-ВАТЕлЕй - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ДИНАМИЧЕСКИХ

ХАРАКТЕРИСТИК АНАЛОГО-ЦИФРОВЫХ

ПРЕОБРАЗОВАТЕЛЕЙ

ратор, при этом выход управл емого делител  числа импульсов через ключевой элемент соединен со входом первого счетного триггера, выход которого соединен с первым входом управлени  ключевого элемента и через элемент временной задержки со входами аналого-цифрового преобразовател  и .счетчика, а через группу элементов ИЛИ и последовательно соединенные с соответствующими элементами ИЛИ этой группы элементами И подключен ко входам цифроаналогового преобразовател , при этом каждый элемент ИЛИ группы этих элементов и каждый элемент И соединены с соответствующими выходами группы D-триггеров,

входы синхронизации которых и вход СИНХ-.

ронизации отдельного D-триггера подключены к выходам второго счетного триггера, вход которого соединен с выходом счетчика и соответствующим входом блока обработки , к которому также подключен второй вход у травлени  ключевого элемента, вход сброса счетчика через первый дополнительный элемент ИЛИ соединен с параллельно соединенными входами сброса всех D-триггеров , счетных триггеров и выходом одновибратора , вход которого через второй дополнительный эле| ент ИЛИ подключен к выходу отдельного D-триггера и к выходу сброса блока обработки.

На чертеже представлена функциональна  схема устройства.

Устройство содержит блок 1 обработки, аналого-цифровой преобразователь 2, генератор 3 тактовых импульсов образцовой частоты , образцовый цифроаналоговый преобразователь 4, управл емый делитель 5 числа импульсов, элемент 6 временной задержки , ключевой элемент 7, счетчик 8, первый и второй счетные триггеры 9 и 10 соответственно , D-триггеры 11 с D-входом 12, входом 13 синхронизации и входом 14 сброса, отдельный D-триггер 15, элементы ИЛИ 16, элементы И 17, одновибратор 18, первый и второй дополнительные элементы ИЛИ 19 и 20 соответственно, выход 21 сигнала переноса дл  запуска соседней декады.

Устройство автоматически определ ет минимальное врем  преобразовани  (временное разрешение, врем  переходных процессов или врем  задержки) АЦП, а также зависимость временного разрещени  от уровн  входного преобразуемого напр жени  и обеспечивает вычисление по измеренным данным некоторых других динамических характеристик АЦП. Дл  этого в устройстве формируетс  последовательный набор ступеней напр жени  различных уровней, продолжительность ступени каждого уровн  измен етс  до по влени  минимальной динамической погрещности и, тем самым, при кодировании определ етс  временное разрешение АЦП дл  каждого уровн  входного сигнала и соответствующа  минимальна  динамическа  погрещность.

Устройство работает следующим образом .

В исходном сорто нии ключевой элемент 7 закрыт, выходные сигналы D-триггеров 11 равны нулю и, тем самым, блокируютс  элёменты И 17 и исключаетс  передача сигналов на входы ЦАП, начина  со входа второго разр да, счетчик 8 находитс  в нулевом положении.

Образцовый ЦАП 4 по сигналам счетного триггер,а 9, управл емого импульсами тактового генератора 3, по мере переключени  триггеров 11 формирует последовательные группы пр моугольных сигналов напр жени  различного уровн , длительность которых регулируетс  изменением коэффициента пересчета делител  5 по командам блока 1 обработки. Таким образом, период следовани  тактовых сигналов после его «раст жени  делителем 5. и триггером 9, определ ет длительность сущ,ествовани  уровн  выходного Напр жени  ЦАП. В исходном состо НИИ коэффициент пересчета делител  устанавливают таким, чтобы период следовани  тактовых импульсов на выходе делител  5  вл лс  заведомо больще времени преобразовани , при котором динамическа  погрещность АЦП равна нулю.

Выходные сигналы триггера 9 с началом действи  устройства поступают на вход ЦАП только через один из элементов ИЛИ 16, непосредственно присоединенный ко входу первого разр да. По последовательности этих сигналов на выходе ЦАП формируетс  образцовое напр жение пр моугольной формы первого наименьщего .уровн , равного кванту. Входы всех остальных разр дов ЦАП при этом блокированы нулевыми сигналами триггеров 11, приложенными ко входам всех соответствующих элементов И 17 во входных цеп х этих разр дов.

По сигналу блока обработки открываетс  ключевой элемент 7, первым тактовым импульсом , по вивщимс  на выходе делител 

5, переключаетс  триггер 9, с временной задержкой в элементе 6 сигналом триггера 9 запускаетс  АЦП 2 и с по влением второго тактового импульса ключевой элемент 7 вновь запираетс .

Таким образом, АЦП запускаетс  с пос-. то нной временной задержкой относительно начала переключени  триггера 9 и включени  ступени выходного напр жени  ЦАП. Тем самым обеспечиваетс  начало аналогоцифрового преобразовани  после заверщени  переходных процессов ЦАП. Так как врем  задержки элемента 6 выбираетс  заведомо большим времени переходных процессов ЦАП, то это позвол ет исключить погрешности измерений из-за начальной нестабильности уровн  образцового напр жени  при его установлении.

Генератор 3 тактовых импульсов работает непрерывно, его частота выбираетс  исход  из минимально возможного времени

преобразовани  аттестуемых АЦП, т. е. достаточно высокой. Но каждый последующий запуск АЦП и кодирование уровн  напр жени , формируемого ЦАП, происходит только после того, как в блок обработки передаетс  результат предыдущего цикла преобразовани , где он сравнитс  с истинным значением этого уровн . Поэтому используемый старт-стопный асинхронный режим работы позвол ет примен ть в устройстве блок обработки любого быстродействи , независимо от частоты тактового генератора и времени преобразовани  АЦП.

Коды истинных значений уровней ЦАП получают предварительно при аттестации АПЦ в статическом режиме. Эти коды хран тс  в пам ти блока обработки и сравниваютс  с кодами соответствующих уровней, получаемых при аттестации АЦП в динамическом режиме.

Каждый уровень напр жени  заданной длительности с целью уменьщени  случайной погрещности кодируетс  несколько раз подр д. Число циклов кодировани  одного уровн  (запусков АЦП) фиксируетс  счетчиком 8 и задаетс  установкой соответствующего коэффициента пересчета этого счетчика . Если при установленном уровне напр жени  ЦАП и заданной длительности существовани  уровн  динамическа  погрешность равна нулю, то блок обработки вырабатывает сигнал на изменение коэффициента пересчета делител  5, и, тем самым-, уменьшаетс  длительность существовани  кодируемого уровн  напр жени  ЦАП. Длительность уровн  измен ют дискретно, на величину периода тактовых импульсов.

Оценка равенства динамической погрешности нулю производитс  по совокупности результатов кодировани , число которых несколько меньше, заданного числа сигналов запуска АЦП и обусловленного коэффициентом пересчета счетчиком 8. Поэтому в результате такого анализа сигналом переключени  делител  5, сформированного блоком обработки, через элемент ИЛИ 19 одновременно сбрасываетс  счетчик 8 в нулевое положение , после чего продолжаетс  копирование установленного уровн  напр жени , но уже сокращенной длительности.

Если динамическа  погрешность кодировани  данного уровн  по мере уменьшени  его длительнбсти оказываетс  отличной от нул , то после заданного числа циклов кодировани , определ емого коэффициентом пе ресчета 8, на выходе счетчика по вл етс  сигнал. В соответствии с этим сигналом блок обработки вычисл ет среднее значение минимальной динамической погрешности коди: ровани  данного уровн  при его соответствующей минимальной продолжительности. Это минимальное врем  существовани  уровн  напр жени , в течение которого начинает про вл тьс  динамическа  погрешность , обусловлено конечным временем переходных процессов АЦП и равно ему. Оно определ етс  как разность между временем периода следовани  тактовых импульсов, с учетом коэффициента делени  делител  5 и счетного триггера 9, и посто нным временем за5 держки элемента 6.

Выходным сигналом счетчика 8 одновременно переключаетс  счетный триггер 10, который переключает первый из D-триггеров 11 из нулевого положени  в единичное. D-триггеры 11 образуют распределитель

0 выходных сигналов счетчика 8. В исходном состо нии на входы D этих триггеров, за исключением первого из них, в цепи входа первого разр да ЦАП, поступают нулевые сигналы, а ко входам сброса всех триггеров приложен единичный сигнал одноЪибрато5 ра 18. С по влением первого выходного сигнала счетчика 8 и переключением триггера 10, переключаетс  первый из D-триггеров 11 в цепи формировани  первой ступени выходного напр жени  ЦАП. Однако св занный с ним следующий D-триггер не переключит0 с , хот  на его D-входе по вилс  единичный сигнал, так как ко входу синхронизации этого триггера оказываетс  приложенным нулевой сигнал со второго выхода тригге раШ .

Таким образом, все остальные D-триггеры с по влением первого выходного сигнала счетчика 8 остаютс  в исходном положении . С переключением первого из D-триггеров ко входу первого разр да ЦАП, через

0 соответствующий элемент ИЛИ 16, оказываетс  посто нно приложенным единичный сигнал этого триггера и на выходе ЦАП устанавливаетс  посто нное напр жение первого младщего уровн , равное кванту. С 5 переключением первого D-триггера его единичный сигнал одновременно поступает и на элемент И 17 в цепи второго разр да ЦАП и, тем самым, входна  цепь этого разр да подготавливаетс  дл  передачи сигналов счетного триггера 9. По сигналу триг0 гера 9 на выходе ЦАП формируютс  пр моугольные , измен ющиес  также на величину кванта, но теперь от установленного посто нного уровн , и суммарный уровень выходного сигнала достигает таким образом максимально двух квантов.

5

Далее работа устройства продолжаетс  аналогично описанному.

Claims (2)

1. АЦП контролируетс  по всей совокупности уровней квантовани . В этом случае ЦАП выдает все уровни квантовани  АЦП 0 с интервалом в один квант. Подобный ЦАП целесообразно строить по принципу преобразовани  параллельного единичного кода в напр жение в виде нескольких декад. При этом номинал резисторов каждой декады ЦАП более старщего разр да отличаетс  от номинала резисторов соседней младшей декады на дес тичный пор док. Поэтому после завершени  цикла формировани  и кодировани  дев того уровн  образцового сигнала ЦАП с поступлением соответствующего сигнала счетчика 8, переключаетс  триггер 15, его выходным сигналом запускаетс  первый разр д декады соседнего старшего разр да и, одновременно, включаетс  одновибратор 18, который сбрасывает младшую декаду в исходное состо ние. Затем процесс формировани  ступеней выходного напр жени  младшей декадой ЦАП повтор етс , но сначала от последовательно формируемых уровней старших разр дов соседней декады , а затем и остальных более старших деПосле получени  оценок динамической погрешности по всей шкале АЦП, блок обработки через элемент ИЛИ 20 запускает одновибратор 18 и. все устройство сбрасываетс  в исходное состо ние. Формула изобретени  Устройство дл  измерени  динамических характеристик аналого-цифровых преобразователей , содержащее блок обработки, цифроаналоговый преобразователь, к выходу которого подключен аналого-цифровой преобразователь , соответствующие выходы которого подключены к блоку обработки, генератор тактовых импульсов и управл емый делитель числа импульсов, входы которого подключены к генератору тактовых импульсов и блоку обработки, отличающеес  тем, что, с целью расширени  функциональных возможностей , в него введены элемент временной задержки, ключевой элемент, счетчик, первый и второй счетные триггеры, группа последовательно соединенных О-триггеров, отдельный D TpHrrep, входом подключенный к выходу последнего D-триггера из группы этих триггеров, группа элементов ИЛИ, группа элементов И, первый и второй дополнительные элементы ИЛИ, а также одновибратор , при этом выход управл емого делител  числа импульсов через ключевой элемент соединен со входом первого счетного триггера, выход которого соединен с первым входом управлени  ключевого элемента и через элемент временной задержки со входами аналого-цифрового преобразовател  и счетчика, а через группу элементовИЛИ и последовательно соединенные с соответствуюш ,ими элементами ИЛИ этой группы элементами И подключен ко входам цифроаналогового преобразовател , при этом каждый элемент ИЛИ группы этих элементов и каждый элемент И соединены с соответствующими выходами группы D-триггеров, входы синхронизации которых и вход синхронизации отдельного D-триггера подключены к выходам второго счетного триггера, вход которого соединен с выходом счетчика и соответствующим входом блока обработки, к которому также подключен второй вход управлени  ключевого элемента, вход сброса счетчика через первый дополнительный элемент ИЛИ соединен с параллельно соединенными входами сброса всех D-триггеров , счетных триггеров и выходом одновибратора , вход которого через второй дополнительный элемент ИЛИ подключен к выходу отдельного D-триггера и к выходу сброса блока обработки. Источники информации прин тые во внимание при экспертизе 1.Хлистунов В. Н. Основы цифровой электроизмерительной техники, М., «Энерги , 1966, с. 32-40.
2. 2.Бородатый В. И. и др. Вопросы построени  автоматизированной annajiaTypbi дл  исследовани  динамических характеристик быстродействующих элементов ИИС. Труды ВНИИ физико-технических и радиотехнических измерений, 1975, № 25(55), с. 39-42, рис. 3.