SU813361A1 - Реверсивный цифро-аналоговыйиНТЕгРАТОР-пРЕОбРАзОВАТЕль - Google Patents

Description

ходы которых подключены ко входам второго элемента ИЛИ-НЕ, выход первого блока контрол  нулевого состо ни  счетчика соединен со входами первого элемента И и четвертого элемента И-НЕ, выход второго блока контрол  нулевого состо ни  счетчика соединен со входами второго элемента И и третьего элемента И-НЕ, первый выход блока формировани  частоты обратной св зи и направлени  соединен со входами первого элемента И, первого и четвертого элементов И-НЕ, второй выход того же блока соединен со входами второго элемента И, второго и третьего элементов И-НЕ, третий выход того же блока подключен ко входам первого и второго -элементов И, третьего и четвертого элементов И-НЕ, выходы первого и второго элементов И соединены со входами вычитани  соответственно первого и второго реверсивных счетчиков. На чертеже показана функциональна  блок-схема реверсивного цифроаналогового преобразовател . Интегратор-преобразователь содержит первый 1 и второй 2 реверсивные счетчики, соединенные с цифроаналоговыми преобразовател ми 3 и 4, выходы которых, первый через инвертор 5, а второй непосредственно, подключены к сумматору 6, а шины «сложение - к выходам элементов ИЛИ-НЕ 7 и 8, блок 9 формировани  частоты задани , блок 10 формировани  частоты обратной св зи и направлени , четыре элемента ИНЕ 11 - 14 и два элемента И 15 и 16, выходы которых подсоединены к шинам «вычитание счетчиков 1 и 2, а входы - к блоку 10 формировани  частоты обратной св зи и направлени , первые управл юш,ие входы первого и второго элементов И-НЕ 11 и 12 подсоединены к блоку 9 формировани  частоты задани , их вторые входы и вторые входы элементов И-НЕ 13 и 14 - к первому и второму выходам блока 10 формировани  частоты обратной св зи и направлени , первые входы третьего и четвертого элементов И-НЕ 13 и 14 подсоединены к третьему выходу этого же блока, причем выходы треть его, второго и четвертого элементов И-НЕ 11 и 13, 14 и 12 попарно подключены к входам первого и второго элементов ИЛИ-НЕ 7 и 8. Между входами элементов И-НЕ 11 и 13 и соответственно элементов И-НЕ 11 и 12 и выходами счетчиков 1 и 2 включены блоки 17 и 18 контрол  переполнени  счетчика, а между выходом счетчика 1 и входом элемента И-НЕ 14 и между счетчиком 2 и входом элемента И-НЕ 13 включены соответственно блоки 19 и 20 контрол  нулевого положени  счетчика. Устройство содержит также генератор 21 импульсов, подключенный ко входам блока 9 формировани  частоты задани  и блока 10 обратной св зи и направлени . Устройство содержит два канала. Первый канал включает в себ  два элемента И-НЕ 11 и 13, по одному элементу И и ИЛИ-НЕ (15 и 7 соответственно). первый счетчик 1, первый цифроаналоговый преобразователь 3, инвертор 5 и блоки контрол  переполнени  и нулевого состо ни  счетчика 1 (17 и 19 соответственно); второй канал содержит два элемента И-НЕ 12 и 14, по одному элементу И и ИЛИ-НЕ (16 и 8 соответственно), второй счетчик 2, второй цифроаналоговый преобразователь 4 и втоые блоки контрол  переполнени  и нулевого положени  счетчика 2 (18 и 20 соответственно ). Сумматор 6, блок 10 формировани  частоты обратной св зи и направлени , блок 9 формировани  частоты задани  и генератор 21 импульсов  вл ютс  общими дл  обоих каналов. При опережающем фазовом сдвиге между сигналами задани  и обратной св зи (ipXl) суммирующий вход счетчиков 1 или 2 в зависимости от направлени  подключен к блоку 9 формировани  частоты задани , а вычитающий вход счетчиков 1 или 2 - к блоку 10 формировани  частоты обратной св зи и направлени . При отстающем фазовом сдвиге («f)0) и нулевом состо нии обоих счетчиков блок 10 формировани  частоты обратной св зи и направлени  переключаетс  на суммирующий вход противоположного счетчика. При этом выходное напр жение интегратора-преобразовател  мен ет знак. Устройство работает следующим образом. Перед началом работы производитс  обнуление счетчиков 1 и 2. Импульсы частоты задани  (ли обратной св зи foe. отсутствуют , на выходе сумматора 6 - нулевой сигнал. После предварительного выбора направлени  работы, например вперед, на первом выходе блока 10 формировани  обратной св зи и направлени  по витс  сигнал логической «1, а на его втором выходе логического «О. Блок 9 формировани  частоты задани  через последовательно включенные элементы 11 и 7 подключаетс  на шину «суммирование счетчика 1. Первый импульс в счетчике 1 преобразуетс  цифроаналоговым преобразователем 3 и на выходе сумматора 6 по вл етс  сигнал Uftj О, что через внешние устройства (усилитель мощности, двигатель, датчик импульсный) вызывает по вление импульсов частотой fot на третьем выходе блока 10 формировани  обратной св зи и направлени , которые проход т на шину «вычитание счетчика 1 через элемент И 15. Импульсы ij и lot с целью неодновременного попадани  их на входы счетчика 1 синхронизированы пр мой и инверсной последовательностью эталонной частоты f соответственно. В счетчике 1 по вл етс  число, равное разности частот - fee, а на выходе сумматора 6 аналоговый сигнал + UAioc Второй канал Интегратора-преобразовател  при этом закрыт , что .обеспечиваетс  логическим «О по входам элемента И 16 и элемента И-НЕ 12 со второго выхода блока 10 формировани  обратной св зи и направлени  и по

входу элемента И-НЕ 14 с выхода блока 22. Счетчик 2 находитс  в нулевом состо нии и на выходе преобразовател  4 напр жение отсутствует.

При выборе направлени  работы «назад (Н) из исходного состо ни  устройства сигналом логической «1 со второго выхода блока 10 формировани  частоты обратной св зи и направлени , открываетс  второй канал интегратора-преобразовател , импульсы частотой f через элемент И-НЕ 12

поступают на шину «суммирование второго счетчика 2 и на выходе сумматора 6 по вл етс  сигнал (- ). Это вызывает по вление импульсов частотой foe, которые через элемент И 16 поступают на шину «вычитание счетчика 2. В последнем выдел етс  интегральна  составл юща  от частот U-и foj. Число счетчика 2 преобразуетс  цифроаналоговь1м преобразователем 4, и на выходе сумматора 6 по вл етс  напр жение - U/иж- При превышении частоты импульсов 1л над частотой импульсов foe. или наоборот, напр жение на выходе сумматора 6 и,испо абсолютной величине соответственно возрастает или убывает. В случае прекращени  подачи f, например при работе «вперед, импульсами частоты foe содержимое счетчика 1 уменьшаетс  до О, блок 19 контрол  нулевого положени  счетчика через элемент И 15 заблокирует прохождение импульсов частоты на шину «вычитание счетчика 1, а по входу элемента И-НЕ 14 даетс  разрешение на прохождение импульсов частоты на шину «суммирование счетчика 2 второго канала, в результате этого на выходе сумматора 6 напр жение А«х измен ет знак с ( + ) на (-), и если внешней схемой не прекращаетс  подача импульсов частотой или не изменитс  направление работы на обратное, то переполнение счетчика 2 через второй блок 18 контрол  переполнени  счетчика 2 накладывает запрет на прохождение импульсов частотой foe на его шину «суммирование, на выходе сумматора 6 будет сохран тьс  максимальное значение выходного напр жени  Vff со знаком минус.

Предлагаемый интегратор-преобразователь примен етс  в приводах с цифроаналоговым управлением дл  выделени  интегральной составл ющей импульсных последовательностей h и . В режиме позиционировани  управление приводом производитс  записью определенного числа импульсов ± N, пропорционального углу поворота вала двигател  или величине перемещени  привода в счетчики 1 или 2, в зависимости от направлени  перемещени . Описанное выполнение логической схемы управлени  интегратора-преобразовател , на базе потенциальных элементов позвол ет повысить точность работы устройства и упростить

его, обеспечить в приводе диапазон регулировани  до 1 :2- 10 (L 1 Гц -2- 10 кГц).

Claims (2)

1. Слежановский О. В. и др. Устройства унифицированной блочной системы регулировани  дискретного типа. М., «Энерги , 1975, с. 160.

2. Богорад Г. 3. и др. Цифровые регул торы и измерители скорости. М., «Энерги , 1967, с. 97, 104-107 (прототип).