SU809622A1 - Дискриминатор задержки псевдослучайныхпОСлЕдОВАТЕльНОСТЕй - Google Patents

Дискриминатор задержки псевдослучайныхпОСлЕдОВАТЕльНОСТЕй Download PDF

Info

Publication number
SU809622A1
SU809622A1 SU792726540A SU2726540A SU809622A1 SU 809622 A1 SU809622 A1 SU 809622A1 SU 792726540 A SU792726540 A SU 792726540A SU 2726540 A SU2726540 A SU 2726540A SU 809622 A1 SU809622 A1 SU 809622A1
Authority
SU
USSR - Soviet Union
Prior art keywords
discriminator
output
shift register
input
correlator
Prior art date
Application number
SU792726540A
Other languages
English (en)
Inventor
Георгий Иванович Тузов
Владимир Владимирович Горшков
Виктор Игоревич Прытков
Original Assignee
Военная Орденов Ленина, Октябрьскойреволюции И Суворова Академия Им.Ф.Э.Дзержинского
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Военная Орденов Ленина, Октябрьскойреволюции И Суворова Академия Им.Ф.Э.Дзержинского filed Critical Военная Орденов Ленина, Октябрьскойреволюции И Суворова Академия Им.Ф.Э.Дзержинского
Priority to SU792726540A priority Critical patent/SU809622A1/ru
Application granted granted Critical
Publication of SU809622A1 publication Critical patent/SU809622A1/ru

Links

Landscapes

  • Radar Systems Or Details Thereof (AREA)

Description

(54) ДИСКРИМИНАТОР ЗАДЕРЖКИ ПСЕВДОСЛУЧАЙНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ
Изобретение относитс  к технике св зи и может использоватьс  в устройствах дл  синхронизации. Известен дискриминатор задержки псевдослучайных последовательностей, содержащий коррел тор один из входов которого соединен с выходом регистра сдвига с обратными св з ми, первый формирователь коротких импуль сов, блок вычитани , регистр сдвига и блок совпадени  1-) . Однако такой дискриминатор имеет небольшую полосу захвата. Цель изобретени  - расширение полосы захвата. Поставленна  цель достигаетс  тем что в дискриминатор задержки псевдослучайных последовательностей, содержащий коррел тор, один из входов которого соединен с выходом регистра сдвига с обратными св з ми, первый формирователь коротких импульсов, блок вычитани , регистр сдвига и бло совпадени , введены решакхций блок, триггер, преобразователь цифра-анало источник посто нного смещени  и второй формирователь коротких импульсов причем выход коррел тора через после довательно соединенные решающий блок первый формирователь коротких импуль сов, триггер, преобразователь цифрааналог подключен ко входу блока вычитани , другой вход которого соединен с выходом источника посто нного сме1цени , а разр дные выходм регистра сдвига подключены соответственно ко входам регистра сдвига с обратными св з ми, а через последовательно соединенные блок совпг1денн  и второй формирователь коротких импульсов к другс у входу триггера. Кроме того, выход коррел тора через детектор подключен ко входу рацбцощего блока. На фиг. 1 и 2 дана структурна  электрическа  схема предлагаемого дискриминатора, варианты выполнени . Дискриминатор содержит коррел тор 1, регистр 2 сдвига с обратнью«и св з ки, форг«рователи 3 и 4 коротких импульсов, блок 5 вычитани , регистр б сдвига, блок 7 совпадени , решакмций блок 8, триггер 9, преобразователь 10 цифра-,анапог источник 11 посто нного смещени  и детектор 12. Устройство работает следующим образом. При совпадении опорного и принимаемого сигналов на выходе коррел тора
1 формируетс  импульс,отсто щий от предыдущего тактового импульса, формируемого на выходе блока 7, на врем  (l modlC) где t - длительность элемента псевд случайной последовательност ( ПСП); Сэ - рассогласование по задержк М - число элементов ПСП. Полученные импульсы посто нной длительности поступают на вход реша ющего блока 8. в том случае, если амплитуда входного импульса решающе блока 8 превысит заданный порог, на ее выходе произойдет перепад напр жени  . В момент этого перепада формирователь 3 сформирует короткий импульс, который перебросит триггер 9. Триггер 9 устанавливаетс  коротКИМ импульсом, формируемым формирователем 4 в момент по влени  ненулевого уровн  напр жени  на выходе блока 7 (что происходит, например, в том случае, если во всех разр дах регистра 2 содержитс  единица), а сбрасЭываетс  коротким импульсом, формируемым формирователем 3 в моме по влени  на выходе коррел тора 1 сигнала, превышающего порог срабаты вани  роиающего блока 8. Таким обра зом, на выходе триггера 9 образуетс импульс с шириной . (W) в преобразователе 10 осуществл е преобразование ширины выходного имп са триггера 9 в напр жение, пропорциональное ТТР . в блоке 5 производитс  уменьшени выходного, напр жени  преобразовател 10 на величину, пропорциональную Bi-v ЛЬ-г , П аТр и где Тр - емкость регистра пам ти ко рел тора 1 ; П - шаг квантовани ; ,Т 7 длительность периода прини маемой ПС Hi

Claims (2)

  1. Ширина апертуры полученной дискриминационной характеристики равна Помехоустойчивость дискриминатора определ етс  значением Тр. Таким образом, пpeдлaгae ый дискриминатор обладает дискриминационной характеристикой с шириной апертуры . и обладает свойством самосканировани  по задержке, что уменьшает врем  вхождени  в синхронизм при использовании такого дискриминатора в режимах поиска и схватывани . Формула изоб етени  1. Дискриминатор задержки псевдослучайных последовательностей, содержащий коррел тор, один из входов которого соединен с выходом регистра сдвига с обратными св з ми, первый формирователь коротких импульсов, блок вычитани , регистр сдвига и блок совпадени , отл.йчающийс  тем, что, с целью расширени  полосы захвата, в него введены решающий блок, триггер, преобразователь цифрааналог , источник посто нного смеще .ни  и второй формирователь коротких импульсов, причем выход коррел тора через последовательно соединенные решающий блок, первый формирователь коротких импульсов, триггер, преобразователь цифра-аналог подключен ко входу блока вычитани , другой вход которого соединен с выходом источника посто нного сг.1ещени , а разр дные выходы регистра сдвига подключены соответственно ко входам регистра сдвига с обратными св з ми, а через последовательно соединенные блок совпадени  и второй формирователь коротких импульсов к другому входу триггера.
  2. 2.Дискриминатор поп.1, отличающийс  тем, что выход коррел тора через детектор подключен ко входу решающего блока. Источники информации/ прин тые во внимание при экспертизе 1. Авторское свидетельство СССР 470082, кл. Н 04 L 7/08, 1972 (прототип).
SU792726540A 1979-02-12 1979-02-12 Дискриминатор задержки псевдослучайныхпОСлЕдОВАТЕльНОСТЕй SU809622A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792726540A SU809622A1 (ru) 1979-02-12 1979-02-12 Дискриминатор задержки псевдослучайныхпОСлЕдОВАТЕльНОСТЕй

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792726540A SU809622A1 (ru) 1979-02-12 1979-02-12 Дискриминатор задержки псевдослучайныхпОСлЕдОВАТЕльНОСТЕй

Publications (1)

Publication Number Publication Date
SU809622A1 true SU809622A1 (ru) 1981-02-28

Family

ID=20810984

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792726540A SU809622A1 (ru) 1979-02-12 1979-02-12 Дискриминатор задержки псевдослучайныхпОСлЕдОВАТЕльНОСТЕй

Country Status (1)

Country Link
SU (1) SU809622A1 (ru)

Similar Documents

Publication Publication Date Title
SU809622A1 (ru) Дискриминатор задержки псевдослучайныхпОСлЕдОВАТЕльНОСТЕй
RU2277760C2 (ru) Способ передачи информации в системах связи с шумоподобными сигналами и программный продукт
SU771891A2 (ru) Дискретный согласованный фильтр
RU2092892C1 (ru) Генератор равномерно распределенных случайных чисел
SU1012253A1 (ru) Генератор псевдослучайных последовательностей
SU590860A1 (ru) Устройство синхронизации псевдошумовых сигналов
RU2042275C1 (ru) Стартстопный передатчик
SU836810A2 (ru) Коррел ционный дискриминатор дл синхронизациипО ВРЕМЕННОй зАдЕРжКЕ пСЕВдОСлучАйНОй пО-СлЕдОВАТЕльНОСТи
SU1225002A1 (ru) Устройство дл синхронизации @ -последовательности
SU711695A1 (ru) Система св зи с адаптивной дельта- модул цией
SU1224993A1 (ru) Генератор псевдослучайных импульсов
SU554628A1 (ru) Устройство синхронизации м-последовательности
SU1140234A2 (ru) Генератор последовательности импульсов
SU1062757A1 (ru) Устройство дл передачи и контрол сигналов
SU995361A2 (ru) Анализатор рекуррентного сигнала фазового пуска
SU1283975A2 (ru) Устройство св зи с дельта-модул цией
SU555553A2 (ru) Цифровое устройство слежени за задержкой
SU1762418A1 (ru) Устройство передачи и приема двоичных сигналов
SU1672445A1 (ru) Генератор равномерно распределенных случайных чисел
SU1624664A1 (ru) Устройство дл синхронизации М-последовательности
SU445993A1 (ru) Устройство дл синхронизации двоичной линейной рекурентной последовательности
SU1533012A1 (ru) Устройство дл передачи сигналов начальной синхронизации
SU815945A1 (ru) Устройство дл синхронизацииСиСТЕМ пЕРЕдАчи иНфОРМАции
SU399048A1 (ru) Генератор случайных сигналов
SU687577A1 (ru) Устройство дл получени разности частот двух импульсных последовательностей