SU809532A2 - Устройство дл синхронизации импульсов - Google Patents
Устройство дл синхронизации импульсов Download PDFInfo
- Publication number
- SU809532A2 SU809532A2 SU792733902A SU2733902A SU809532A2 SU 809532 A2 SU809532 A2 SU 809532A2 SU 792733902 A SU792733902 A SU 792733902A SU 2733902 A SU2733902 A SU 2733902A SU 809532 A2 SU809532 A2 SU 809532A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- logical element
- logical
- trigger
- Prior art date
Links
Landscapes
- Hardware Redundancy (AREA)
Description
1
Изобрегение огносигс к импульсной технике и может быть использовано в устройствах преобразовани и обработки информации
По основному авт, св. №54412О известно устройство цл синхронизации импульсов , используемое в импульсной технике дл преобразовани и обработки информации , которое содержит триггер, логический элемент ИЛИ, элемент совпадений , два логических элемента И-НЕ и логический элемент НЕ, выход которого соединен с первым входом элемента совпадений , а вход-соединен с выходом первого логического элемента И-НЕ, выход каждого из которых соединен с одним из входов другого, второй вход первого логического элемента И-НЕ соединен с выходом логического элемента ИЛИ, а второй вход второго элемента И-НЕ соединен со вторым входом элемента совпадений, при атом выход триггера соединен с одним из входов логического элемента ИЛИ, с другим входом которого соединен выход
элемента совпадений и один из входов три ггер а |V.
Недостатком этого устройства вл етс невысока надежность, так как при совпадении синхронизируемого сигнала с тактовым импульсом на выходе устройства будет по вл тьс только часть синхронизированного импульса, что может привести к сбо м в системе.
Цель изобретени - повышение надежности устройства.
Поставленна цель достигаетс тем, что в устройстве дл синхронизации импульсов , содержащее триггер, логический элемент ИЛИ, элемент совпадений, два логических элемента И-НЕ, выход каждого из которых соединен с одним из входов другого, второй вход первого логического элемента И-НЕ соединен с выходом логического элемента ИЛИ, а второй вход второго элемента И-НЕ соединен с одним из входов элемента совпадений, при этом рлход триггера соединен с одним из входов логического элемента ИЛИ, с другим BxonoM которого соещшен выхоц элемента совпадений и один из входов триггера, вход логического элемента НЕ соединен с выходом первого логического элемента И-НЕ, а выход - с другим входом элемен та совпадений, введены логический эле мент НЕ и логический элемент И-НЕ, вы ,ход которого соединен со счетным входом триггера, первый вход - с шиной синхрониэируемых импульсов, а второй вход с выходом логического элемента НЕ, вход которого соединен с шиной тактовых импульсов . На чертеже представлена функциональна схема устройства дл синхронизации импульсов. Устройство содержит логический элемент НЕ I, логический элемент И-НБ 2, триггер 3, логический элемент ИЛИ 4, логические элементы И-НЕ 5 и б, логи-ческий элемент НЕ 7, элемент 8 совпадени , шину 9 тактовых импульсов, шину 1О синхронизируемого импульса, шину 11 выходного сигнала. Шина 9 соединена с логическим элементом НЕ 1, первым входом логического элемента И-НЕ 5 и первым входом элемента 8 совпадений. Шина Ю соединена с первым входом логического элемента И-НЕ 2, а шина 11 - с выходом элемента 8 совпадений первым входом логического элемента ИЛИ 4 и установочным входом триггера 3. Выход логического элемента НЕ 1 соединен со вторым входом логического элемента И-НЕ 2, выход которого соединен со счетным входом триггера 3. Инверсный выход триггера 3 соединен со вторым входом логического элемента ИЛИ 4, выход которого соединен с первым входом логического элемен та И-НЕ 6. Второй вход логического эле мента И-НЕ 6 соединен с выходом логического элемента И-НЕ 5, а выход - со вторым входом логического элемента И-НЕ. 5 и входом логического элемента НЕ 7, выход которого соединен со вторы входом элемента 8 совпадений. Устройство дл синхронизации импульсов работает следуквдим образом. В исходном положении триггер 3 находитс в нулевом состо нии и с его инверсного выхода единичный потенциал поступает на один из входов логического элемента ИЛИ 4. При отсутствии тактово го импульса на шине 9 через логический элемент НЕ 1 подаетс разрешение на один из входов логического элемента И-НЕ 2 дл прохождени сигнала с шины 10, Одновременно с выхода логического 8 24 лемента И-НЕ 5 и выхода элемента 8 овпадений снимаетс едини шый потениал , поступающий .на другой вход лпгичесого элемента ИЛИ 4 и на установочный вход триггера 3. С выхода логического лемента ИЛИ 4 снимаетс нулевой потениал , который прикладываетс к первому входу логического элемента И-НЕ 6. Та-. КИМ образом в исходном состо нии с выходов логических элементов И-НЕ 5 и б снимаютс единичные потенциалы, а с выхода логического элемента НЕ 7 - нулевой . Поступаюш.ий на шину 10 синхронизируемый импульс проходит через логический элемент И-НЕ 2 и по перепаду потенциалов переднего фронта опрокидывает триггер 3. На инверсном выходе триггера 3 по вл етс нулевой потенциал, на выходе логического элемента - нулевой потенциал , а на выходе логического элемента ИЛИ 4 - единичный . Логический элемент И-НЕ 6 открываетс и на его выходе по вл етс нулевой потенциал, а на выходе логического элемента НЕ 7- единичный потенциал Поступающий затем на шину 9 тактовый импульс не измен ет потенциалы на выходах логических элементов И-НЕ 5 и б, а прохоц через открытый элемент 8 совпадений, инвертируетс и поступает на выход 11 устройства в качестве синхронизированного импульса. Синхронизированный импульс, поступа на вход триггера 3, перебрасывает его в исходное состо ние а поступа на вход логического элемента ИЛИ 4, поддерживает едини тый потенциал на его выходе. По окончании тактового импульса устройство возвращаетс в исходное состо ние. При совпадении синхронизируемого импульса с тактовым импульсом логический элемент И-НЕ 2 закрыт через логический элемент НЕ 1. Работа устройства начинаетс после окончани следовани тактового импульса. Предлагаемое устройство выгодно отличаетс от известного тем, что на его выходе будут по вл тьс синхронизированные импульсы строго определенной длительности , равной длительности одного тактового-импульса, свою очередь повышает надежность устройства. ормула. изобретен и Устройство дл синхронизации импушэсов по авт. св. N 54412О, отличаю ш. е е с тем, что, с целью повышени
нааежности ус7ройства, в него введены логический элемент НЕ и логический элемент И-НЕ, выход которого соединен со счетным входом триггера, первый вход с шиной синхронизируемых импульсов, а второй вход - с вьгходом логического элемента НЕ, вхоц которого соединен с шиной тактовых импульсов.
Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 54412О кл. Н 03 К 5/156,17.07.75.
Claims (1)
- Формула, изобретен и я 55Устройство для синхронизации импульсов по авт. св. № 544120, отличаю щ е е с я тем, что, с целью повышения надежности устройства, в него введены логический элемент НЕ и логический элемент И-НЕ, выход которого соединен со счетным входом триггера, первый вход с шиной синхронизируемых импульсов, а второй вход - с выходом логического эле мента НЕ, вход которого соединен с шиной тактовых импульсов.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792733902A SU809532A2 (ru) | 1979-03-07 | 1979-03-07 | Устройство дл синхронизации импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792733902A SU809532A2 (ru) | 1979-03-07 | 1979-03-07 | Устройство дл синхронизации импульсов |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU544120 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU809532A2 true SU809532A2 (ru) | 1981-02-28 |
Family
ID=20814055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792733902A SU809532A2 (ru) | 1979-03-07 | 1979-03-07 | Устройство дл синхронизации импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU809532A2 (ru) |
-
1979
- 1979-03-07 SU SU792733902A patent/SU809532A2/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU809532A2 (ru) | Устройство дл синхронизации импульсов | |
SU924840A1 (ru) | Устройство дл синхронизации импульсов | |
SU544120A1 (ru) | Устройство дл синхронизации импульсов | |
SU942028A1 (ru) | Устройство дл синхронизации сигналов | |
SU741441A1 (ru) | Устройство дл синхронизации импульсов | |
SU790212A1 (ru) | Устройство дл синхронизации импульсов | |
SU855973A1 (ru) | Формирователь одиночного импульса | |
SU853790A1 (ru) | Устройство дл синхронизациииМпульСОВ | |
SU883888A2 (ru) | Многоканальное устройство дл синхронизации | |
SU624357A1 (ru) | Формирователь синхронизированных импульсов | |
SU783970A1 (ru) | Двухканальное устройство дл разделени совпадающих по времени импульсов | |
SU663104A2 (ru) | Коммутатор | |
SU767958A1 (ru) | Формирователь импульсов | |
SU746887A1 (ru) | Формирователь одиночных импульсов, синхронизированных тактовой частотой | |
SU860042A1 (ru) | Устройство дл синхронизации сигналов | |
SU783956A1 (ru) | Устройство дл получени пачек импульсов | |
SU949786A1 (ru) | Генератор последовательности импульсов | |
SU1374222A1 (ru) | Устройство дл выделени первого импульса и вычитани первого импульса из последовательности импульсов | |
SU853814A1 (ru) | Устройство дл контрол распре-дЕлиТЕл иМпульСОВ | |
SU945989A1 (ru) | Коммутирующее устройство | |
SU758501A1 (ru) | Устройство дл синхронизации импульсов | |
SU643869A1 (ru) | Устройство дл выделени первого импульса и вычитание первого импульса из последовательсности импульсов | |
SU559420A1 (ru) | Устройство синхронизации | |
SU847506A1 (ru) | Селектор одиночных импульсов | |
SU611207A2 (ru) | Устройство дл селектировани импульсов |