SU809364A1

SU809364A1 - Storage

Info

Publication number: SU809364A1
Application number: SU792765654A
Authority: SU
Inventors: Владислав Иванович Косов; Леонид Иванович Косов; Анатолий Иванович Савельев; Леонид Федорович Соколов
Original assignee: Московский Ордена Трудового Крас-Ного Знамени Текстильный Институт
Priority date: 1979-06-04
Filing date: 1979-06-04
Publication date: 1981-02-28

Description

(54) ЗАПСЙШНАЮЩЕЕ УСТРОЙСТВО(54) WRAPPING DEVICE

Изобретение относитс к запоминаиоцим устройствам. Одно из известных запоминающих уст ройств содержит числовой блок, кбсф динатные ключи X и Y дл выборки требуемой числовой линейки, формирователь ащресного тока, выходные усилители сигналов считывани со стробированием. Все блоки управл ютс н синхронизируютс от общего блока местного управлени . В этом устройстве считаниае с числового блока сигналы 1 и О отличаютс только по амплитуде, но ив по фазе. Выходные сигналы 1 представл ют собой илтульсы определенной амплитуды , и пол рности. Запоминающее устройство этого типа имеет значитель ные преимущества перед другими тйпами по количеству используемого овррудовани и потребл емой мощности Ij . Однако устройство менее помехоустойчиво и надежно из-за наличи пог мех в фазе с полезными сигналаада из-за усложнени схем числового блока и выходных усилителей. Дл различени сигналов О и 1 приходитс примен ть амплитудные селекторы, пороговые ,схемы и специальные схемы стробировани , однако это не всегда приводит к желаеким резальтатам. Особенно усложи ютс СХ.&ЛЛ дл устройств, работамцйх в широком диапазоне механических и кли1 «1тических воздействий, и при .изменении напр жений источников пита Наиболее близким техническим решением к предлагаемому изобретению вл етс устройство, которое содержит тсповоЛ блок, усилители считывани , блок у1фавлеЮ1Я, ключи X и Y и адресные форишрователи, а также разр дные Формирователи, регистры адреса и числа 2 . Одншсо в этом устройстве в результате наличи паразитшис индуктивност , емкостей и полувыбраниых сердечников сигиа О представл ет собой . не отсутствие импульса, а импульс в фазе с полезным сигналом 1, что может привести к искажению считываемой инфсч мации-фиксации сигнала 1 вместо сигнала О. Это уменыпает помехоустойчивость и снижает надежность устройства. Цель изобретени - повышение надежности устройства. Поставленна цель достигаетс тем, что в запоминаихцее устройство, срдержащее иакопителЬу соединенный с ключами , формирователь адресного тока, усилители считывани и блок управлени , одни из выходов которого подключены к управл ющим входам ключей, формировател адресного тока и усилителей считывани , введены селектор, формирователь сигналов компенсации помех, 0ЛОК местного управлени , элемент задержки, блок сопр жени , усилитель сигналов компенсации помех, элемент . пам ти сигналов компенсации помех, сумматоры, элементы св зи и элементы И и ИЛИ, причем первый вход блока местного управлени подключен к первому выходу формировател адресного тока, второй выход которого соединен с входом селектора, выходы которого подключены соответственно к. первому входу первого элемента И и входам одних из ключей, выход блока местного управлени соединен ,с первым входом элемента ИЛИ, второй вход которого подключен к выходу второго элемента И, вход элемента задержки соединен с выходом первого элемента И, а выход - с первым входом формировател сигналов компенсации помех, второй вход которого подключен к выходу элемента ИЛИ, а выходы соединены с входами блока сопр жени , одни из выходов которого подключены к входам усилител сигналов компенсации помех , выход которого соединен с входом элемента пам ти сигналов компенсации помех, выходы которого подключены соответственно к первому входу второго элемента И и входу блока управлени , другие выходы блока сопр жение через элементы св зи соединены с одними из входов сумматоров, другие входы которых подключены к выходам накопител , а выходы - к входам усилителей считывани , вторые входы блока местного управлени , элементов И и управл ющий вход блока сопр жени соединены с другими выходами блока управлени . This invention relates to memory devices. One of the known memory devices contains a numeric block, a KBSF X and Y data keys for sampling a desired numerical range, an alternating current driver, and output signals to the read signals with gating. All units are controlled by synchronization from a common local control unit. In this device, the readings from the numerical block signals 1 and O differ only in amplitude, but also in phase. The output signals 1 represent the pulses of a certain amplitude and polarity. A storage device of this type has significant advantages over other types in terms of the amount of equipment used and power consumption Ij. However, the device is less noise-resistant and reliable due to the presence of hum in the phase with useful signals due to the complexity of the numerical block circuits and output amplifiers. To distinguish between O and 1 signals, amplitude selectors, threshold schemes, and special gating schemes must be used, but this does not always lead to results. CX. &Amp; LL for devices operating in a wide range of mechanical and climatic influences and changing voltages of power supply sources are the most complex. The closest technical solution to the present invention is a device that contains a tamper block, read amplifiers, a block Patterns, X and Y keys and address finishers, as well as bit Shapers, address registers and numbers 2. However, in this device, as a result of the presence of parasites, inductance, capacitances, and semi-selected cores, sigia O is. not the absence of a pulse, but a pulse in the phase with the useful signal 1, which can lead to a distortion of the readable information-fixation of the signal 1 instead of the signal O. This reduces noise immunity and reduces the reliability of the device. The purpose of the invention is to increase the reliability of the device. The goal is achieved by the fact that the memory device, which keeps the accumulator connected to the keys, the address current driver, the read amplifiers and the control unit, one of the outputs of which is connected to the control inputs of the keys, the current current driver and the read amplifiers, are entered into the selector, the compensation driver. interference, 0LOK local control, delay element, interface unit, interference compensation signal amplifier, element. the memory of the noise compensation signals, adders, communication elements and elements AND and OR, the first input of the local control unit is connected to the first output of the address current generator, the second output of which is connected to the selector input, the outputs of which are connected respectively to the first input of the first AND element and the inputs of one of the keys, the output of the local control unit is connected to the first input of the OR element, the second input of which is connected to the output of the second element AND, the input of the delay element is connected to the output of the first element AND, and the output from the first input of the noise compensation signal generator, the second input of which is connected to the output of the OR element, and the outputs are connected to the inputs of the interface unit, one of the outputs of which is connected to the inputs of the noise compensation signal amplifier, the output of which is connected to the memory compensation element input, which are connected respectively to the first input of the second element I and the input of the control unit, the other outputs of the interface unit are connected to one of the inputs of the adders, the other inputs of which are They are connected to the accumulator outputs, and the outputs to the inputs of the read amplifiers, the second inputs of the local control unit, the AND elements and the control input of the interface unit are connected to the other outputs of the control unit.

На чертеже изображена структурна схема запоминающего устройства.The drawing shows a block diagram of a storage device.

Устройство содержит ключи IX, ключи 2 Y, накопитель 3, блок 4 упра лени , формирователь 5 адресного тока,усилители 6 считывани , блок 1 местного управлени , элемент 8 ИЛИ, селектор 9, служащийдл выделени си1 налов компенсации помех, первый элемент 10 И, элемент 11 задержки, формирователь 12 сигналов компенсации Помех, блок 13 сопр жени , усилитель 14 сигналов компенсации помех/ элементы 15 св зи, выполненные, например в виде резисторов, сумматоры 16, элемент 17 пам ти сигналов компенсации помех и второй элемент 13 И.The device contains keys IX, keys 2 Y, accumulator 3, control unit 4, address current shaper 5, read amplifiers 6, local control unit 1, OR element 8, selector 9, which serves to extract interference compensation signals, delay element 11, driver Interference compensation signals 12, interface block 13, noise compensation signal amplifier 14 / communication elements 15, made, for example, in the form of resistors, adders 16, memory interference compensation element 17 and the second element 13 I.

Первый вход блока 7 подключен к первому выходу формировател 5, вто|РОЙ выход которого соединен с входом селектора 9, выходы которого подключены соответственно к первому входу элемента 10 И и входам ключей 1. Выход блока 7 соединен с первым входом элемента 8 ИЛИ, второй вход которого подключен к выходу элемента 18 И. Вход элемента 11 задержки соединен с выходом элемента 10 И, а выход С первым входом формировател 12, второй вход которого подключен к выходу элемента 8 ИЛИ, а выходы соединны с входами блока IS, одни из выходов которого подключены к входам усилител 14, выход которого соединен с входом элемента 17 пам ти, выходы которого подключены соответственно к первому входу элемента 18 И и входу блока. 4, другие выходы блока 13 через резисторы 15 соединены с одними из входов сумматоров 16, другие входы которых подключены к выходам накопител 3, а выходы - к входам усилителей 6. Вторые входы блока 7, элементов И 10 и 18 и управл ющий вход блока 13 соединены с выходами блока 4 .The first input unit 7 is connected to the first output of the imaging unit 5, the second | ROY output of which is connected to the input of the selector 9, the outputs of which are connected respectively to the first input of element 10 And and the inputs of keys 1. The output of block 7 is connected to the first input of element 8 OR, the second input which is connected to the output of the element 18 I. The input element 11 of the delay is connected to the output of the element 10 And, the output With the first input of the driver 12, the second input of which is connected to the output of the element 8 OR, and the outputs are connected to the inputs of the IS block, one of the outputs of which is connected to enter ladies 14, the output of which is connected to the input of the memory element 17, the outputs of which are connected respectively to the first input of the element 18 AND and the input of the block. 4, other outputs of block 13 are connected via resistors 15 to one of the inputs of adders 16, the other inputs of which are connected to outputs of accumulator 3, and the outputs to inputs of amplifiers 6. Second inputs of block 7, elements 10 and 18 and control input of block 13 connected to the outputs of block 4.

Устройство работает следующим образом .The device works as follows.

Claims

When reading the selected number and the accumulator 3 by the signals of the control unit 4, one key IX and one key 2 Y are triggered. After that, the address current generator 5 produces a current demand pulse that flows through the selected number line of the accumulator 3 and after some time at the outputs of the accumulator 3 Signals 1 and O of the selected number appear. From selector 9, in the presence of an enable signal from control unit 4, a polling current pulse is transmitted through the first element 10 I to a delay element 11, with which the compensation signal arrival time to the adders 16 can be adjusted. From the polling current pulse, the driver 12 forms a compensation signal, which interface 13 and resistors 15 are provided to the inputs of the adders 16 (for each bit). The compensation signal in the driver 12 can be adjusted in amplitude and duration using block 7 according to the signals from the driver 5 address currents and block 4 controls. On the adders 16 of the selected number, an algebraic addition of the signals 3 and 1 and O read from the accumulator 3 and the compensation signal occurs, resulting in the formation of the signals with the opposite phase 1 and O and suppression of the interference in the memory device. These sum signals are fed to the corresponding inputs of amplifiers 6, where they are amplified to the required level and gated according to signals from control unit 4. The chain of the conjugate 13, the amplifier 14, the memory element 17, the second element 18 AND the element 8 OR, the driver 12. The presence of the compensation signal is controlled by the element 4 17 memory. Thus, selecting the required amplitude, duration and time of appearance of the compensation signal, it is possible to provide the specified parameters of the output signals 1 and O at the input of the playback amplifiers. The use of the proposed acquisition device with a selector introduced into it, a local control unit, a delay element, an interference cancellation signal generator, an interface block, an interference compensation signal amplifier, a two-element element, supernators, two communication elements. element OR, which allows to suppress the occurrence of interference in the storage device and obtain phase distinction between the output signals 1 and O, distinguishes it favorably from the existing storage devices, since it greatly simplifies ayuts blocks amplifying and isolating the signals are simplified circuit and their temporal gating devices are expanded beyond efficiency. All this greatly contributes to the design and construction of the storage device, reducing the time for its debugging and increases its reliability. Claims a memory device containing a drive connected to the keys, an address current driver, a readout reader and a control unit, one of the outputs of which I connect to the control inputs of the keys an address current driver and read amplifiers, characterized in that to increase reliability: these devices, it contains a selector shaper of signals for compensating interference, a block of local control, a delay element, a block of coupling, an amplifier of signals for compensating interference, a memory element of computer signals interference, adders, communication elements and elements AND and OR, the first input of the local control unit is connected to the first output of the driver, the address current, the second output of which is connected to the selector input, the outputs are connected to the input of the first element AND and the inputs of one from the keys, the output of the local control unit is connected to the first input of the OR element, the second input of which is connected to the output of the second AND element, the input of the delay element is connected to the output of the first AND element, and the output to the first input of the the signal compensation noise block, the second input of which is connected to the output of the OR element, and the outputs are connected to the input of the interface block, one of the outputs of which is connected to the inputs of the signal amplifier for temperature interference, the output of which is connected to the input of the memory element of the noise compensation signals, which outputs connected respectively to the first input of the second element I and the input of the control unit; the other outputs of the interface unit are connected via t elements by one of the inputs of the adders, the other inputs of which are connected to the outputs on the accumulator, and the outputs to the inputs of the read amplifiers, the second inputs of the local control unit, the AND elements and the control input of the interface unit are connected to other outputs of the control unit. Sources of information taken into account during the examination 1. Brick E.A. Technique permanent zapokshnyayuschih devices. M., Soviet Radio, 1973, p. 51-62.

2.IiterHH A.G. and Deryugin A.A. Digital computing machines. M., Energie, 1975, p. 33-37 (prototype).