SU805315A1 - Устройство дл исправлени ошибокВ КОдОВОй КОМбиНАции - Google Patents

Description

1

Изобретение относитс  к передаче данных, преимущественно дл  передачи информации с решающей обратной св зью.

Известно устройство дл  исправлени  и обнаружени  ошибок, в котором исправление ошибок осуществл етс  на основании анализа, вычисл емого синдрома и опознавани  позиций искаженных символов l.

При этом дл  исправлени  t-кратных ошибок необходимо примен ть избыточный код с кодовым рассто нием d 21 + 1. Это устройство сложно в исполнении и его сложность возрастает с увеличением числа элементов комбинации и с увеличением кодового рассто ни .

Наиболее близким к изобретению по технической сущности и достигаемому результату  вл етс  устройство дл  исправлени  ошибок в кодовой комбинации, которое обеспечивает исправление t-кратных ошибок при использовании корректирующего кода с кодовым рассто нием d t + 1 р .

Однако наличие в таком устройстве двух блоков обнаружени  ошибок, трёх регистров -пам ти и четырех  чеек обуславливает его сложность.

Цель изобретени  - упрощение устройства .

Поставленна  цель достигаетс  тем, что в устройстгво дл  исправлени  ошибок в кодовой комбинации, содержащее регистр сдвига, первый элемент-И,  чейку пам ти, регистр ошибок, первый счетчик ошибок, регистр пам ти, сумматор по модулю два, триггер, вто0 рой элемент И, блок обнаружени  ошибки , причем информационный вход устройства соединен с первым входом первого элемента И, второй вход которого соединен с первым тактовый входом

5 устройства, выход первого элемента И соединен с управл ющим входом регистра сдвига, второй тактовый вход устройства соединен с установочным входом регистра сдвига и со сбросовьпл

0 входом  чейки пам ти, выход которой соединен с информационным входом регистра ошибок и счетным входом первого счетчика, выход регистра ошибок соединен с первым входом второго

5 элемента И, выход которого соединен с первым входом сумматора по модулю два, единичный выход 1-го разр да регистра сдвига соединен со входом записи  чейки пам ти, выход переполнени  регистра сдвига соединен со входом стирани   чейки пам ти, единичный выход j-го разр да регистра сдвига соединен с управл ющим входом блока обнаружени  обшибки и с информационным входом регистра пам ти, вы ход которого соединен со вторым входом сумматора по модулю два, первый выход блока обнаружени  ошибки соединен с единичным входом триггера и с nepBtJM выходом устройства, третий тактовый вход устройства соединен с нулевым входом триггера, едини ный выход триггера соединен со вторым входом второго элемента И, введе ны коммутатор, второй счетчик ошибки третий элемент И и элемент ИЛИ, причем выход сумматора соединен с первыми входами коммутатора и третьего элемента И, выход которого соединен с управл ющим входом регистра пам ти единичный выход триггера соединен со вторым входом третьего элемента И, первый выход блока обнаружени  ошибки соединен с управл ющим входом ком мутатора, первый и второй выходы которого соединены соответственно со вторым выходом устройства и с информационным входом блока обнаружени  ошибки, второй выход которого  вл ет с  третьим выходом устройства и соед нен со счетным входом второго счетчика ошибок, выход которого соединен с первым входом элемента ИЛИ, выход первого счетчика ошибок соединен со вторым входом элемента ИЛИ, выход ко торого  вл етс  четвертым выходом устройства. На чертеже приведена функциональна  схема устройства. Устройство содержит регистр 1 сдв га,  чейку 2 пам ти, регистр 3 пам ти , регистр 4 ошибок, блок 5 обнаружени  ошибки, коммутатор б, счетчики 7 и 8 ошибок, сумматор 9 по модулю два, триггер 10, элементы И 11-13 элемент ИЛИ 14.. В этом устройстве ин формационный вход соединен с первым входом элемента И 11, второй вход которого соединен с первым тактовым входом Т устройства, а выход; - с уп равл ющим входом регистра 1 сдвига. Второй тактовый вход устройства T-j соединен с установочным входом регистра 1 сдвига и со сбросовым входо  чейки 2 пам ти, выход которой соединен с информационным входом регист ра 4 ошибок и счетным входом счетчика 7 ошибок. Выход регистра 4 ошибок соединен с первым входом элемента И 12, выход которого соединен с первым входом сумматора 9 по модулю два а второй вход элемента И 12 соединен с единичным вьоходом триггера 10. Еди ничный выход i-го разр да регистра 1 сдвига соединен со входом записи  чейки 2 пам ти, выход переполнени  соединен со входом стирани   чейки 2 пам ти, а единичный выход j-ro разр да - с управл ющим входом блока 5 обнаружени  ошибки и с информационным входом регистра 3 пам ти, выход которого соединен со вторым входом сумматора 9 по модулю два. Первый выход блока 5 обнаружени  ошибки соединен с единичным входом триггера 10, с управл ющим входом коммутатора 6 и с первым выходом устройства. Третий тактовый вход Т устройства соединен с нулевым входом триггера 10, единичный выход которого соединен со вторыми входами элементов И 12 и 13. Выход сумматора 9 по модулю два соединен с первым входом коммутатора 6 и первым входом элемента И 1.3, выход которого соединен с управл ющим входом регистра 3 пам ти. Первый и второй выходы коммутатора б соединены соответственно со вторым выходом устройства и с информационным входом блока 5 обнаружени  ошибки, второй выход которого  вл етс  третьим выходом устройства и соединен со счетным входом счетчика 8 ошибок, выход которого соединен с первым входом элемента ИЛИ 14. Выход счетчика 7 ошибок соединен со вторым входом элемента ИЛИ 14, выход которого  вл етс  четвертым выходом устройства. Устройство дл  исправлени  ошибок в кодовой комбинации дл  случа , когда принимаемые элементарные импульсы стробируютс  в ё точках (€ 25), при зоне неопределенности b I1, что составл ет 44%, работает следующим образом. В нулевой разр д регистра 1 сдвига записана 1. Импульсом на вход Tj устройства триггер 10 установлен в единичное положение. На вход элемента И 11 поступают информационные импульсы , а на вход Т - стробирукчцие. Количество стробирующих импульсов, поступающих на вход регистра 1 сдвига зависит от искажени  одного элемента кодовой комбинации. При поступлении положительного элемента кодовой комбинации 1, записанна  в нулевом разр де регистра 1 сдвига, продвигаетс  влево. Если на вход регистра 1 сдвига поступит 8 и более стробирующих импульсов, то 1 будет продвинута в 8-1 разр д и далее. При этом импульсом .из 7-го разр да, т.е. с первого выхода регистра 1 сдвига, в  чейку 2 пам ти запишетс  1. Если поступит 13 и более импульсов, то 1 будет продвинута в 13-й разр д и далее. При этом на выходе 12-го разр да , т.е. на втором выходе регистра 1 сдвига, по витс  импульс, который в регистр 3 пам ти и в блок 5 обнаружени  ошибки запишет 1. Если число стробнрук цих импульсов будет не меньше 19-ти, то импульсом с 18-го разр да, т.е. .с выхода переполнени  регистра 1 сдвига в  чейке 2 будет стерта 1..Это соответствует приему неискаженного кодового элемента 1.

По окончании приема элемента кодовой комбинации тактовым импульсом на вход Т-2. производитс  сброс всех разр дов регистра 1 сдвига в О, а в нулевой разр д записываетс  1. После этого начинаетс  прием следующего элемента кодовой комбинации. Если число стробирующих импульсов будет меньше 19-ти, то по окончании приема элемента кодовой комбинации 1 из  чейки 2 пам ти будет переведена тактовым импульсом в счетчик 7 ошибок и в регистр 4 ошибок. Это соответствует приему кодового элемента 1 с искажением (ненадежный элемент).

Если при приеме 1 элемента кодовой комбинации число стробирующих импульсов на входе регистра 1 сдвига будет не больше 12-ти, то в регистр пам ти и в блок 5 обнаружени  ошибки запишетс  О, что соответствует приему кодового элемента с ошибкой. При этом, если число стробирующих импульсов будет больше 7-и, то в  чейку 2 пам ти и далее в счетчик 7 ошибок и регистр 4 ошибок запишетс  1, что соответствует приему кодового элемента О с искажением (ненадежный элемент ) . Аналогичный принцип работы и при приеме кодового элемента О.

Таким образом, после приема всех элементов кодовой комбинации в регистре 3 пам ти будет находитьс  прин та  кодова  комбинаци , а в регистре 4 ошибок будут записаны 1 в тех разр дах, где элементы кодовой комбинации были сомвительннлми (либо О, либо 1).

Поступивша  в блок 5 обнаружени  ошибки кодова  комбинаци  провер етс на наличие ошибок. Если ошибка не.обнаружена ,, то сигнал Верно поступае с первого выхода блока 5 обнаружени  ошибки на управл ющий вход коммутатора 6, где переключает его на второй выход устройства дл  вывода информации к получателю. Одновременно сигнал Верно переключает триггер 1 в нулевое положение, что запрещает перезапись информации через элемент И 13 в регистре 3 пам ти и запрещает прохождение информации из регистра 4 ошибок через элемент И 12 на сумматор 9 по модулю два. Этот же сигнал Верно поступает на первый выход устройства дл  вывода информации из регистра 3 пам ти и из регистра 4 ошибок.

Если При проверке кодовой комбинации обнаружена ошибка, то блок 5 обнаружени  ошибки формирует сигнал HP iepHo, который поступает на счетHrfV 8 ошибок и одновременно на третий выход устройства дл  переключени  триггера 10 в единичное положение и дл  вывода информации из регистра 3 пам ти и регистра 4 ошибок на сумматор 9 по модулю два, где происходит поразр дное сложение по модулю два, т.е. исправление тех раз-р дов кодовой комбинации, в которых зафиксированрл ненадежные элементы. Исправленна  кодова  комбинаци  через элемент И 13 перезаписываетс  в регистр 3 пам ти, а через коммутатор 5 6 вновь поступает в блок 5 обнаружени  ошибки дл  проверки. Если в исправленной кодовой комбинации ошибка не обнаружена, то кодова  комбинаци  из регистра 3 пам ти выводитс 

0

получателю описанным выше путем. При

наличии ошибки очередной импульс Неверно поступит на счетчик 8 ошибок и со счетчика 8 ошибок через элемент ИЛИ 14 на четвертый выход устройства дл  стирани  информации в регистре 3 пам ти и запроса повторной информации.

Кроме того, при поступлении на вход счетчика 7 числа импульсов, равQ ного кодовому рассто нию избыточного

кода, он выдает сигнал через элемент ИЛИ 14 на четвертый выход устройства дл  стирани  прин той информации и запроса повторной -информации.

5 Таким образом, устройство обеспечивает исправление и обнаружение ошибок в кодовой комбинации значительно проще изв.естных аналогичных устройств.

30

Claims (2)

1.Авторское свидетельство СССР 338903, кл, G Об F 11/10, 1972.

2.Авторское свидетельство СССР 293243, кл. G Об F 11/00, 1969 (прототип).