SU798882A1 - Устройство дл дифференцирова-Ни чАСТОТНО-МОдулиРОВАННОгОСигНАлА - Google Patents
Устройство дл дифференцирова-Ни чАСТОТНО-МОдулиРОВАННОгОСигНАлА Download PDFInfo
- Publication number
- SU798882A1 SU798882A1 SU782669600A SU2669600A SU798882A1 SU 798882 A1 SU798882 A1 SU 798882A1 SU 782669600 A SU782669600 A SU 782669600A SU 2669600 A SU2669600 A SU 2669600A SU 798882 A1 SU798882 A1 SU 798882A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- frequency
- pulses
- trigger
- Prior art date
Links
Landscapes
- Filtering Of Dispersed Particles In Gases (AREA)
Description
Изобретение относится к автоматике и вычислительной технике и может быть использовано для получения производной частоты следования импульсов в дискретных системах управления и контроля.
Известно частотно-импульсное диффе- 5 ренцирующее устройство, содержащее блок вычитания частот, реверсивный счетчик, двоичный умножитель и делитель частоты W
Недостатком устройства является пониженная надежность дифференцирования в момент запуска устройства.
Наиболее близким к предлагаемому является устройство для дифференцирования частотно-модулированного сигнала, содержащее блок вычитания частот, подключенный первым входом к входу устройства и входу блока задержки, вторым . входом - к выходу блока задержки; а первым и вторым выходами - соответственно к первому и второму выходам устройства [г].
Недостатком данного устройства является пониженная точность работы устройства в момент включения при дифференцировании сигналов с положительной производной.
Цель изобретения - повышение точности устройства в момент запуска.
Поставленная цель достигается тем, что в устройство для дифференцирования частотно-модулированного сигнала, содержащее блок вычитания частот, подключенный первым входом к входу устройства и входу блока задержки, вторым входом к выходу блока задержки, а первым выходом - к первому выходу устройства, дополнительно введены элемент И и триггер, соединенный установленным входом с выходом блока задержки и подключенный выходом к первому входу элемента И, соединенного вторым входом с входным выходом блока вычитания частот, а выходом с вторым выходом устройства.
На чертеже представлена блок-схема предлагаемого устройства.
Устройство содержит блок 1 задержки, подключенный входом к входу устройства и первому входу блока 2 вычитания частот, а выходом - к второму входу блока 2 и установочному входу триггера 3.
Первый выход блока 2 соединен с первым выходом устройства, а второй выход блока 2 подключен к второму входу элемента И 4, соединенного первым входом с выходом триггера 3 .и подключенного выходом к второму выходу устройства.
Устройство работает следующим образом .
Импульсы входной последовательности поступают на вход устройства и задерживаются на установленное время в блоке 1 задержки, который может быть выполнен в виде группы последовательно соединенных элементов сдвига. Блок 2 вычитания частот определяет разность частот, входной f и задержанной £^ последовательностей импульсов. На первом выходе блока 2 импульсы появляются в том случае, если частота импульсов задержанной последовательности превышает частоту импульсов входной последовательности, в противоположном случае выходные импульсы появляются на втором выходе устройства. Величина производной пропорциональна абсолютной величине разности частот ( £ - £т, ), а знак определяется знаком этой разности. Если импульсы появляются йа первом выходе блока 2, то производная имеет отрицательный знак, если на втором выходе положительный знак. Чтобы в начальный момент времени работы устройства на его втором выходе не появлялись импульсы входной последовательности до появления задержанных импульсов на выходе блока 1 задержки, триггер 3 через элемент И 4 закрывает этот выход. Пер вый импульс, появившийся на выходе блока 1 задержки, устанавливает триггер 3 в такое состояние, при котором элемент j И 4 открывается и импульсы е входного выхода блока 2 вычитания частот проходят на второй выход устройства.
Таким образом, предлагаемое устройство за счет дополнительного введено ния триггера и элемента И позволяет повысить надежность дифференцирования в первоначальный момент времени.
Claims (2)
- (Гэ4) УСТРОЙСТВО ДЛЯ ДИФФЕРЕНЦИРОВАНИЯ ЧАСТОТНО-МОДУЛИРОВАННОГО СИГНАЛА Устройство содержит блок I задержки подключенный входом к входу устройства и первому входу блока 2 вычитани частот , а выходом - к второму входу блока 2 и установочному входу триггера 3. Первый выход блока 2 соединен с пер вым выходом устройства, а второй выход блока 2 подключен к второму входу элемента И 4, соединенного первым входом с выходом триггера 3 .и подключенного выходом к второму выходу устрййства. Устройство работает следующим образом . Импульсы входной последовательности поступают на вход устройства и задерживаютс на установленное врем в блоке I задержки, который может быть выполнен в виде группы последовательно соединенных элементов сдвига. Блок 2 вычитани частот определ ет разность частот, входной f и задержанной f, последовательностей импульсов. На первом выходе блока 2 импульсы по вл ют с в Том случае, если частота импульсов задержанной последовательности превышает частоту импульсов входной последоэательности , в противоположном случае выходные импульсы по вл ютс на втором выходе устройства. Величина производной пропорциональна абсолютной величине раз ности частот ( - f т, ), а знак определ етс знаком этой разности. Если импульсы по вл ютс йа первом выходе блока 2, то производна имеет отрицательный знак, если на втором выходе положительный знак. Чтобы в начальный момент времени работы устройства на его втором выходе не по вл лись импульсы входной последовательности до по влени задержанных импульсов на выходе блока I задержки, триггер 3 через элемент И 4 закрывает этот выход. Пер вый ,импульс, по вившийс на выходе блока I задержки, устанавливает триггер 3 в такое состо ние, при котором элемент И 4 открываетс и импульсы с входного выхода блока 2 вычитани частот проход т на второй выход устройства. Таким образом, предлагаемое устройство за счет.дополнительного введени триггера и элемента И позвол ет повысить надежность дифференцировани в первоначальный момент времени. Формула изобретени Устройство дл дифференцировани частотно-модулированного сигнала, содержащее блок вычитани частот, подключеннрлй первым входом к входу устройства ц входу блока задержки, вторым входом к выходу блока задержки, а первым выходом - к первому выходу устройства, отличающеес тем, что, с целью повыщени точности устройства, в него дополнительно введены элемент И и триггер, соединенный установочным входом с выходом блока задержки и подключенный выходом к первому входу элемента И, соединенного вторым входом с вторым выходом блока вычитани частот , а выходом - с вторым выходом устройства . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР NO 374617, кл. G06 G 7/18, 1971.
- 2.Авторское свидетельстпо СССР № 128156, кл. G06 G 7/16. 1.959 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782669600A SU798882A1 (ru) | 1978-10-09 | 1978-10-09 | Устройство дл дифференцирова-Ни чАСТОТНО-МОдулиРОВАННОгОСигНАлА |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782669600A SU798882A1 (ru) | 1978-10-09 | 1978-10-09 | Устройство дл дифференцирова-Ни чАСТОТНО-МОдулиРОВАННОгОСигНАлА |
Publications (1)
Publication Number | Publication Date |
---|---|
SU798882A1 true SU798882A1 (ru) | 1981-01-23 |
Family
ID=20787497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782669600A SU798882A1 (ru) | 1978-10-09 | 1978-10-09 | Устройство дл дифференцирова-Ни чАСТОТНО-МОдулиРОВАННОгОСигНАлА |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU798882A1 (ru) |
-
1978
- 1978-10-09 SU SU782669600A patent/SU798882A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU798882A1 (ru) | Устройство дл дифференцирова-Ни чАСТОТНО-МОдулиРОВАННОгОСигНАлА | |
GB1501403A (en) | Signal transmission systems including phase synchronisation means | |
GB1487439A (en) | Pulse radar apparatus | |
US2862185A (en) | Electronic fm/fm to analog or digital converter | |
GB1513382A (en) | Frequency control arrangement | |
JPS55164981A (en) | Read-in unit | |
SU1153326A1 (ru) | Устройство дл умножени | |
SU1172011A1 (ru) | Цифровой синтезатор частоты | |
SU574726A1 (ru) | Устройство дл возведени в дробную степень широтно-импульсных сигналов | |
SU970644A1 (ru) | Управл емый фильтр | |
JPS5773545A (en) | Phase synchronizing system | |
SU866753A1 (ru) | Цифровой управл емый генератор | |
SU1149405A1 (ru) | Цифрова система фазовой автоподстройки частоты | |
SU1172050A1 (ru) | Устройство цифровой фазовой синхронизации | |
SU1040616A1 (ru) | Устройство поэлементного фазировани приемников дискретных сигналов | |
SU450186A2 (ru) | Умножитель частоты следовани импульсов | |
SU568979A2 (ru) | Реле частоты | |
SU507924A1 (ru) | Устройство компенсации временной нестабильности тиристорно-магнитного модул тора | |
SU1596319A1 (ru) | Устройство сравнени чисел с учетом допуска | |
SU943750A1 (ru) | Умножитель частоты | |
SU636788A1 (ru) | Амплитудный селектор | |
JPS56119578A (en) | Digital type vertical synchronizing circuit | |
JPS537165A (en) | Synchronism detecting circuit of phase control circuit | |
SU1065785A1 (ru) | Устройство дл определени знака разности фаз | |
SU658560A1 (ru) | Вычитатель частот |