SU1149405A1 - Цифрова система фазовой автоподстройки частоты - Google Patents

Цифрова система фазовой автоподстройки частоты Download PDF

Info

Publication number
SU1149405A1
SU1149405A1 SU833579848A SU3579848A SU1149405A1 SU 1149405 A1 SU1149405 A1 SU 1149405A1 SU 833579848 A SU833579848 A SU 833579848A SU 3579848 A SU3579848 A SU 3579848A SU 1149405 A1 SU1149405 A1 SU 1149405A1
Authority
SU
USSR - Soviet Union
Prior art keywords
digital
output
frequency divider
digital phase
phase shifter
Prior art date
Application number
SU833579848A
Other languages
English (en)
Inventor
Леонид Витальевич Кудрин
Original Assignee
Предприятие П/Я В-2645
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2645 filed Critical Предприятие П/Я В-2645
Priority to SU833579848A priority Critical patent/SU1149405A1/ru
Application granted granted Critical
Publication of SU1149405A1 publication Critical patent/SU1149405A1/ru

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

ЦИФРОВАЯ СИСТЕМА ФАЗОВОЙ АВТОПОДСТРОЙКИ ЧАСТОТЫ, содержаща  соединенные последовательно опорный генератор, дискретный фазовращатель , делитель частоты, цифровой фазовый детектор, усредн ющее устройство и цифровой сумматор, а также реверсивный счетчик , включенный между выходами цифрового фазового детектора и входами цифрового сумматора, и управл емый делитель частоты, соединенный с выходом опорного генератора, отличающа с  тем, что, с целью упрощени  при сохранении точности, дискретный фазовращатель выполнен в виде последовательно соединенных элемента задержки , вход которого соединен с выходом опорного генератора, формировател  укороченных импульсов и элемента И, выход которого подключен к делителю частоты, а управл емый делитель частоты включен между выходом цифрового сумматора и вторым входом элемента И дискретного фазовращател . С S (Л 4 СО 4; о сд

Description

Изобретение относитс  к радиотехнике и может быть использовано в радиоизмерительной технике. Известна  цифрова  система фазовой синхронизации содержит соединенные последовательно задающий генератор, схему добавлени  - вычитани , управл емый делитель , схему выделени  фазовых искажений, кроме того имеетс  входное устройство, реверсивНый счетчик,, схема записи единиц с двум  выходами, схема автосброса единиц. Выходы схемы автосброса единиц соединены через сумматоры с входами схемы добавлени  - вычитани . Выходы схемы записи единиц соединены соответственно через кольцевой регистр добавлени  и кольцевой регистр вычитани  с входами схемы автосброса единиц. Устройство содержит также анализатор , входы которого соединены с выходами задающего.генератора и входного устройства . Выходы анализатора подключены к дополнительным входам управл емого делител  1. Недостаток системы - высокие требовани  к быстродействию элемед1тов. Наиболее близкой к изобретению по технической сущности  вл етс  цифрова  система фазовой автоподстройки частоты, содержаща  последовательно соединенные опорный генератор, дискретный фазовращатель (выполненный в виде узла добавлени  - вычитани ), делитель частоты, цифровой фазовый детектор, усредн ющее устройство и цифровой сумматор, а также реёерсивйый счетчик, включенный между выходами цифрового фазового детектора и входами цифрового сумматора, и управл емый делитель частоты, соединенный с выходом опорного генератора. В известном устройстве управл емый делитель частоты выполнен в виде последовательно соединеннь;х блока частот, подключенного к опорному генератору, и дещифратора, управл емого цифровым кодом 2. Однако известное устройство  вл етс  сложным в реализации в том случае, когда требуемс  высока  точность синхронизации, так как при высоких требовани х к точности синхронизации растут требовани  к быстродействию элементов устройства. Цель изобретени  - упрощение при сохранении точности. Цель достигаетс  тем, что в цифровой системе фазовой автоподстройки частоты, содержащей соединенные последовательно опорный генератор, дискретный фазовращатель , делитель частоты, цифровой фазовый детектор, усредн ющее устройство и цифровой сумматор, а также реверсивный счетчик, включенный между выходами цифрового фазового детектора и входами цифрового сумматора, и управл емый делитель частоты, соединенный с выходом опорного генератора, дискретный фазовращатель выполнен в виде последовательно соединенных элемента задержки, вход которого соединен с выходом опорного генератора, формировател  укороченных импульсов и элемента И, выход которого подключен к делителю частоты , а управл емый делитель частоты включен между выходом цифрового сумматора и вторым входом элемента И дискретного фазовращател . На чертеже представлена структурна  электрическа  схема цифровой системы фазовой автоподстройки частоты. Устройство из опорного генератора 1, дискретного фазовращател  2, в состав которого вход т элемент 3 задержки, формирователь 4 укороченных импульсов и элемент И 5, делител  6 частоты, цифрового фазового детектора 7, усредн ющего устройства 8, управл емого делител  9 частоты , цифрового сумматора 10 и реверсивного счетчика 11. Предлагаемое устройство работает следующим образом. Опорный генератор 1 обеспечивает пр моугольное импульсное напр жение с частотой , больщей частоты выходного сигнала . Элемент 3 задержки задерживает импульсы опорного генератора 1 на врем , больщее времени задержки сигнала в управл емом делителе 9. Формирователь 4 укороченных импульсов укорачивает импульсы так, чтобы их задний фронт проходил раньще , чем задний фронт соответствующих импульсов , прошедщих через управл емый делитель 9. Элемент И 5 обеспечивает бланкирование части импульсов опорного генератора 1, определ емой коэффициентом делени  управл емого делител  9. Цифровой фазовый детектор 7 определ ет, опережает либо отстает определенный фронт входного сигнала от опорного импульса и выдает сигналы опережени  либо отставани . Усредн ющее устройство 8 обеспечивает работу пропорциональной ветви коррекции. Дл  этого оно подсчитывает на заданном интервале число опережений и отставаний и в зависимости от результата сравнени  чисел опережений и отставаний выдает сигнал дл  соответствующей коррекции фазы выходного сигнала. Управл емый делитель 9 обеспечивает элемент И 5 бланкирующими импульсами, использу  сигнал опорного генератора 1 и управл ющий т- разр дный код цифрового сумматора 10. Цифровой сумматор 10 суммирует п-разр дный код управлени , формируемый в реверсивном счетчике 11, с сигналом управлени  ot усредн ющего устройства 8. Реверсивный счетчик 1 выполн ет функции интегратора, интегриру  отсчеты цифрового фазового детектора 7. Если в один из периодов усреднени  сигналов опережение фазой выходного сигнала
фазы входного сигнала будет больше, то, проинтегрировав эти данные за врем  усреднени , реверсивный счетчик 11 увеличит код управлени  управл емым делителем 9. Кроме того, усредн ющее устройство 8 формирует на следующий период усреднени  управл ющий сигнал пропорциональной части, цифровой сумматор 10 суммирует сигнал управлени  от усредн ющего устройства 8 с кодом от реверсивного счетчика 11 и увеличивает результирующий код дл  управл емого делител  9. При этом частота импульсов на выходе управл емого делител  9 увеличиваетс  и больщее, чем ранее число импульсов опорного генератора 1 бланкируетс , что приводит к увеличению периода выходного сигнала и задержке его фазы. Процесс повтор етс  до тех пор, пока от цифрового фазового детектора 7 не,, приходит сигналов запаздывани  больше, чем сигналов опережени . При этом уменьщаетс  код реверсивного счетчика 11, а усредн ющее устройство 8 на следующий период усреднени  отключает сигнал управлени  пропорциональной части, что приводит к уменьшению частоты следовани  импульсов
на выходе управл емого делител  9 и к увеличению частоты выходного сигнала, к опережению его фазой фазы входного сигнала . Таким образом, коррекци  фазы выходного сигнала системы зависит от суммы воздействи , определ емого интегралом функции оценок разности фаз входного и выходного сигналов, и воздействи  , имеющего квантование по двум уровн м и определ емого средним значением этой функции на предыдущем интервале усреднени . Это обеспечивает услови  работы цифровой системы фазовой синхронизации с астатизмом второго пор дка. Система имеет параметры, соответствующие параметрам известного устройства, если сумма добавл емых и вычитаемых импульсов за период усреднени  в известном устройстве равна числу вычитаемых импульсов в предлагаемом устройстве за аналогичный интервал времени.
Отсутствие необходимости вписывать добавочные импульсы дл  уменьшени  периода выходного сигнала позвол ет упростить аппаратуру при сохранении точности, определ емой быстродействием примененных углов и частотой опорного генератора.

Claims (1)

  1. 54) ЦИФРОВАЯ СИСТЕМА ФАЗОВОЙ АВТОПОДСТРОЙКИ ЧАСТОТЫ, содержащая соединенные последовательно опорный генератор, дискретный фазовращатель, делитель частоты, цифровой фазовый детектор, усредняющее устройство и цифровой сумматор, а также реверсивный счетчик, включенный между выходами цифрового фазового детектора и входами цифрового сумматора, и управляемый делитель частоты, соединенный с выходом опорного генератора, отличающаяся тем, что, с целью упрощения при сохранении точности, дискретный фазовращатель выполнен в виде последовательно соединенных элемента задержки, вход которого соединен с выходом опорного генератора, формирователя укороченных импульсов и элемента И, выход которого подключен к делителю частоты, а управляемый делитель частоты включен между выходом цифрового сумматора и вторым входом элемента И дискретного фазовращателя. Q
SU833579848A 1983-04-15 1983-04-15 Цифрова система фазовой автоподстройки частоты SU1149405A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833579848A SU1149405A1 (ru) 1983-04-15 1983-04-15 Цифрова система фазовой автоподстройки частоты

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833579848A SU1149405A1 (ru) 1983-04-15 1983-04-15 Цифрова система фазовой автоподстройки частоты

Publications (1)

Publication Number Publication Date
SU1149405A1 true SU1149405A1 (ru) 1985-04-07

Family

ID=21059290

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833579848A SU1149405A1 (ru) 1983-04-15 1983-04-15 Цифрова система фазовой автоподстройки частоты

Country Status (1)

Country Link
SU (1) SU1149405A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 651446, кл. Н 03 L 7/00, 1979. 2. Системы фазовой а.втоподстройки частоты с элементами дискретизации. Под ред. В. В. Шахгильдина. М., «Св зь, 1979, с. 152, рис. 4.29. 54) *

Similar Documents

Publication Publication Date Title
US4806878A (en) Phase comparator lock detect circuit and a synthesizer using same
US4005479A (en) Phase locked circuits
EP0252444A2 (en) Digital phase-locked loops
KR880002166B1 (ko) 디지탈 복조 및 검출기
EP0740423B1 (en) Digital phase-locked loop
US4119910A (en) Method and apparatus for detecting whether phase difference between two signals is constant
US4466110A (en) Artificial sync signal adding circuit
US5500627A (en) Precision duty cycle phase lock loop
SU1149405A1 (ru) Цифрова система фазовой автоподстройки частоты
GB1240010A (en) Improvements in or relating to electrical phase difference detector systems
US6064241A (en) Direct digital frequency synthesizer using pulse gap shifting technique
GB2112236A (en) Digital device for clock signal synchronization
EP0094956B1 (en) A method of bringing an oscillator into phase with an incoming signal and an apparatus for carrying out the method
US4833524A (en) System for two-dimensional blending of transitions between a color video picture signal and a background color signal
EP0224828A2 (en) PLL circuit
SU1181159A1 (ru) Цифровое устройство фазовой синхронизации
SU758480A1 (ru) Полосовой фильтр
SU798882A1 (ru) Устройство дл дифференцирова-Ни чАСТОТНО-МОдулиРОВАННОгОСигНАлА
KR0158607B1 (ko) 주파수 제어회로
SU1385261A1 (ru) Фазовращатель
SU1061270A2 (ru) Устройство передачи сигналов
SU1338091A1 (ru) Устройство приема импульсной последовательности с псевдослучайными интервалами между импульсами
SU1578761A1 (ru) Устройство дл восстановлени воспроизводимой информации
SU661842A1 (ru) Устройство дл приема фазоманипулированных псевдослучайных сигналов
SU1758600A1 (ru) Устройство дл контрол фазочастотных характеристик четырехполюсников