SU794631A1 - Устройство дл управлени вводом- ВыВОдОМ - Google Patents

Description

вода с измененной адресной частью команд ввода-вывода, нанрнмер, дл  унравлени  несколькими идентичными ПУ, имеющими различиые номера, или к нрограммной перестройке исходной программы ввода-вывода за счет модификации адресной части всех команд ввода-вывода. В результате увеличиваютс  объем оперативной пам ти и временные издержки нри программировании ввода-вывода.

Целью изобретени   вл етс  расширение области применени  устройства путем физического изменени  нумерации ПУ.

С этой целью в иредложепное устройство введены второй регистр (иастройки), инвертор, второй и третий коммутаторы и шина записи. При этом первый вход второго коммутатора соединен с шиной выборки ПУ. Вторые входы второго и третьего коммутаторов соединены с выходом первого регистра, первый вход которого соединен с выходом первого блока инверторов, а второй - с выходом инвертора, вход которого соединен с управл юш;ей шиной процессора . Выход первого регистра соединен с первым входом третьего коммутатора, выход которого соединен с третьим входом блока контрол  сигналов готовности и вторым входом формировател  кода выборки. На чертеже показана структурна  схема предлагаемого устройства.

Устройство содержит блок 1 сопр жени , блок 2 управлени , блоки инверторов 3-7, первый коммутатор 8, дешифратор 9, регистр 10 масок, иервый регистр 11, блок 12 контрол  сигналов готовности, формирователь 13 кода выборки, второй коммутатор 14, третий коммутатор 15, второй регистр 16, иивертор 17, шины 18 св зи с ироцессором , в 1ходную 19 и входную 20 информационные шины, шину выборки 21, шины унравлени  22, 23, шину готовности 24 и шину записи 25.

Устройство дл  управлени  вводом-выводом работает следующим образом.

В режиме передачи ииформации из процессора в ПУ данные передаютс  через блок 1 сопр жени , блок инверторов 3 и выходную информационную шину 19. В обратном направлении данные передаютс  через входную информационную шину 20, блок инверторов 7 и блок 1 сопр жени . Совместно с информацией через блок 2 управлени  и блок инверторов 4 на первый коммутатор 8 и дешифратор 9 иоступает код номера ПУ. Код номера дешифрируетс , и на одном из выходов дешифратора 9 вырабатываетс  сигнал выборки, который через второй коммутатор 14 и шину 21 выборки поступает в соответствующее ПУ. Сигналы управлени  обменом через блок 2 управлени , блоки инверторов 5, О по управл ющим шинам 22, 23 поступают в выбранное ПУ.

Сигналы готовности от ПУ поступают но шние 24 готовности и запоминаютс  в регистре 11. При этом каждому г-му сигналу выборки в шине 21 выборки соответствует г-й сигнал готовности на пш5 ие 24 готовности. Приоритет ПУ определ етс  позицией сигнала выборки на выходе дешифратора 9 и соо1ветствующей этому сигналу позицией сигнала готовности на выходе регистра И. Таким образом, позици  сигнала готовности в регистре 11 всегда св зана с номером ПУ, поэтому прн изменении позиции сигиала выборки на выходе дешифратора 9 должна измен тьс  соответственно и нозици  сигнала готовности 15 на входе блока 13 формировател  кода выборки . В противиом случае код вызова программы но инициативе выбранного ПУ через систему прерывани  не будет соответствовать номеру ПУ. Второй коммутатор 20 14 выполн ет изменение позиции /-го сигнала выборки, формируемого на выходе дешифратора 9 в соответствии с кодом, записанным в регистре 16, и через шииу 21 выполн ет выборку f-ro ПУ. В соответствии 5 с этим же кодом .регистра 16 третий коммутатор 15 выполн ет изменение позиции г-го сигнала готовностн в /-Й сигнал готовности . Запись кода настройки управл етс  процессором через инвертор 17 по шине 25 0 записи.

Запрещение и разрещение сигиалов готовности вынолн етс  регистром 10 масок в блоке 13 формировател  кода выборки. Установка и сброс /-го разр да регистра 10 5 масок выполн етс  процессором через блок 2 управлени  и блок инверторов 5 при наличии на выходе дешифратора 9 /-го сигнала выборки. Одновремеина  Зстановка или сброс,всех разр дов регистра 10 масок 0 выполи етс  без сигналов выборки по снециальиым командам от процессора. При маскировании всех сигналов готовностн прерывание процессора запрещаетс . Опрос состо ни  /-ГО сигнала готовности, посту5 , пающего в блок 12 контрол  сигналов готовности с выхода третьего коммутатора 15, выполн тьс  программно сигналами управлени  от процессора через блок 2 управлени  и блок инверторов 5 при на0 лнчии /-ГО сигнала выборки на выходе дещифратора 9.

Коммутаторы 14 и 15 в предлагаемом устройстве выполн ют функции перекоммутации п входных в п выходных сигналов в 5 соответствии с кодом, хран щимс  в регистре 16, и могут быть реализованы известными способами (см. «Косвенна  бинарна  п-мерна  матрица микропроцессоров. - «Экспресс-информаци , сери  «Вычисли0 тельна  техника, 1978, № 8, с.с. 14-24). Введение новых элементов и св зей позвол ет реализовать возможность физического изменени  нумерации ПУ программным снособом. Такое решение исключает 5 необходимость программной модификации

адресной части команд ввода-вывода в программах управлени  ПУ или необходимость использовани  нескольких одиотипных программ с измененной адресной частью команд ввода-вывода, что ведет к сокращению объема пам ти и к упрощению программировани  ввода-вывода. Объем сэкономленной пам ти W определ етс  по формуле

W li(k,l)

(i-1),

где п - общее число подключенных ПУ; /; - длина программы ввода-вывода

дл  if-го ПУ;

kf - число ПУ t-ro типа; L - длина программы модификации адресной части команд ввода-вывода .

Claims (2)

1.Авторское свидетельство СССР № 453685, кл. G 06 F 3/04, 1972.

2.«Расширитель ввода-вывода А 491-1, 401 Государственна  система промышленных

приборов и средств автоматизации. Каталог , том П1, вып. 9, ЦННИТЭИ приборостроени . М., 1975, с. с. 16-18 (прототип ).

19 20 21 22