SU790342A1

SU790342A1 - Четырехфазный дес тичный счетчик

Info

Publication number: SU790342A1
Application number: SU782697300A
Authority: SU
Inventors: Борис Леонидович Останков
Original assignee: Специальное Конструкторское Бюро Пишущих Машин
Priority date: 1978-12-18
Filing date: 1978-12-18
Publication date: 1980-12-23

Description

м ти (510 50 входов), что ведет к снижению надежности устройства в целом.

Цель изобретени - повышение надежности .

Дл достижени поставленной цели в четырехфазный дес тичный счетчик, содержащий дес ть элементов И-НЕ, входную шину и дес ть пар элементов И-НЕ, выходы с первого по дес тый элементов И-НЕ соединены соответственно с первыми входами с п того по дес тый и с первого по четвертый элементов И-НЕ и соединены соответственно со вторыми входами с седьмого по дес тый и с первого по шестой элементов И-НЕ, в каждой паре элементов И-НЕ выход первого элемента И-НЕ соединен с первым в.ходом второго элемента И-НЕ, выход которог соединен с первым входом первого элемента И-НЕ, вторые входы первых элементов И-НЕ каждой пары элементов И-НЕ, начина с первой, соединены соответственно с выходами дес того и с первого по дев тый элементов И-НЕ, вторые входы вторых элементов И-НЕ каждой пары, начина с первой , соединены соответственно с третими входа ми с третьего по дес тый и с первого по второй элементов И-НЕ и соединены соответственно с выходами вторых элементов И-НЕ с седьмой по дес тую и с первой по шестую пар элементов И-НЕ, третьи входы вторых элементов И-НЕ которых соединены со входной шиной, выходы вторых элементов И-НЕ каждой пары, начина с первой, соединены соответственно с третьими входами первых элементов И-НЕ с восьмой по дес тую и с первой по седьмую пар элементов И-НЕ.

На чертеже представлена электрическа схема четырехфазного дес тичного счетчика.

Четырехфазный дес тичный счетчик содержит элементы 1-30 И-НЕ и входную шину 31.

Выходы элементов 21-30 И-НЕ соединены соответственно с первыми .входами элементов 25-30 и 21-24 И-НЕ и соединены соответственно.со .вторыми входами элементов 27-30 и 21-26 И-НЕ, выходы элементов 11- 20 И-НЕ соединены соответственно с первыми входами элементов 1-10 И-НЕ, выходы которых соединены соответственно с первыми входами элементов 11-20 И-НЕ,вторые входы элементов 11-20 И-НЕ соединены соответственно с выходами элементов 30 и 21-29 И-НЕ, вторые входы элементов . 1-10 И-НЕ соединены соответственно с третьими входами элементов 23-30 и 21,22 И-НЕ, и соединены соответственно с выходами элементов 7-10 И-НЕ, третьи входы элементов 1-10 И-НЕ соединены со входной шиной 31, выходы элементов 1-10 й-НЕ соединены соответственно с

третьими входами элементов 18-20 и 11-17 И-НЕ.

Элементы 21-30 И-НЕобразуют собственно дес тичный элемент пам ти, а пары элементов 1,11; 2,12;...10,

- установочные триггеры. Матрица состо ний элемента пам ти приведена в табл. 1.

Устройство работает следую1чим образом.

В качестве исходного состо ни рассмотрим то состо ние, когда на шине 31 состо ние логического нул , а элемент пам ти находитс в первом состо нии. Тогда на выходах элементов 1-10 И-НЕ будут единичные логические сигналы. Из элементов 11-20 И-НЕ только на выходах элементов 12-15 И-НЕ будут единичные логические сигналы, а на выходах остешьных нулевой логический сигнал, в результате чего по приходу единичного логического си.гнала на шину 31 на выходах элементов 2-5 И-НЕ сформируетс нулевой логический сигнал. Нулевой логический сигнал с выхода элемента 5 И-НЕ поступит на вход элемента 21 И-НЕ, в .результате чего на выходе последнего установитс состо ние логической единицы , котора поступит на входы элементов 25 и 27 И-НЕ.

Но на одном из входов элемента 27 И-НЕ есть нулевой логический сигнал с выхода элемента 23 И-НЕ, а на всех входах элементов 25 И-НЕ олько единичный логический сигнал, следовательно , на его выходе станет нулевой логический сигнал и код элемента пам ти станет соответствовать второй строке табл. 1. Несмотр на то, что нулевой логический сигнал с выхода элемента 25 И-НЕ поступает на вход элемента 16 И-НЕ, на выходе элемента 6 И-НЕ не сформируетс состо ние логического нул в этом такте, счета, так как на один из входов элемента 6 И-НЕ поступает нулевой логический сигнал с выхода элемента 2 И-НЕ.Причем состо ние логического нул на выходе элемента 2 И-НЕ будет во все врем действи первого импульса счета, так как на выходе элемента 12 И-НЕ сохранитс логическа единица, хот на выходе элемента 21 И-НЕ логический ноль сменитс на логическую единицу .Более того, если логическа единица на выходе

21по витс слишком скоро (из-за разбросов параметров элементов И-НЕ) то нулевой сигнал на входе элемента 12 с выхода элемента 5 исключит так называемые гонки в устройстве.

Последовательность формировани сигналов на выходах элементов 1-20 И-НЕ в соответствии с последовательностью состо ний табл.1 приведена в табл. 2. Причем, в табл. 2 приведены значени сигналов выходов элёментов И-НЕ как при отсутствии импульса на шине 31, (когда логический ноль на этой шине), так и при наличии этого импульса.

Как только первый импульс счета окончитс , на шине 31 станет логический ноль, то элемент пам ти останетс во втором состо нии (код второй

строки табл. 1), а значени выходов элементов 1-20 И-НЕ будут соответствовать третьей строке табл.2 (состо ние 2, на шине 31 - логический ноль).

По приходу следующего импульса на шину 31 схема работает аналогичным образом.

Таблица 1

Claims

Формула изобретени

Четырехфаэный дес тичный счетчик, содержащий дес ть элементов И-ПЕ, входную шину и дес ть пар элементов И-НЕ, выходы с первого по дес тый элементов и-НЕ соединены соответственно с первыми входами с п того по дес тый и с первого по четвертый элементов И-НЕ и соединены соответственно со вторыми входами с седьмого по дес тый и с первого по шестой элементов И-НЕ, в каждой паре элементов И-НЕ выход первого элемента И-НЕ соединен с первым входом второго элемента И-НЕ, выход которого соединен с первым входом первого элемента И-НЕ, вторые входы первых элементов И-НЕ каждой пары элементов И-НЕ, начина с первой, соединены соответственно с выходами дес того и с первого по дев тый элементов И-НЕ, вторые входы вторых элементов И-НЕ каждой пары, начина с первой, соединены соответственно с третьими входами с третьего по

дес тый и с первого по второй элементов И-НЕ и соединены соответственно с выходами вторых элементов И-НЕ с седьмой по дес тую и с первой по шестую пар элементов И-НЕ, третьи входы вторых элементов И-НЕ которых соединены со входной шиной, отличающийс тем, что, с целью повышени надежности, выходы вторых элементов И-НЕ каждой пары, начина с первой, соединены соответственно с третьими входами первых элементов И-НЕ с восьмой по дес тую и с первой по седьмую пар элементов И-НЕ.

Источники информации,

5 прин тые во внимание при экспертизе 1. Букреев И.Н. и др. Микроэлектронные схемы цифровых устройств.М.,

, 1975, с. 231, рис.5.

Сов.

радио 62 .
2. Букреев И.Н. и др. Микроэлектронные схемы цифровых устройств.М., Сов.радио,1975,с.233,рис.5,б 4

(прототип).