SU790264A2 - Двухпороговый частотный компоратор - Google Patents

Description

1

Изобретение относитс  к импульсной технике и может быть использовано в приборах дл  анализа сигналов от источников статически распределенных импульсов и  вл етс  усовершенствованием известного устройства .

По основному авт.св. 450338 известен двухпорОговый частотный компаратор, который содержит источник статического сигнала, синхронизатор начала измерени , схему совпадени , задатчик времени единичного измерени , накопитель анализируемых импульсов, две1 дешифратора, згщатчики верхнего и нижнего порогов срабатывани , накопитель синхроимпульсов , блок формировани  управл ющих импульсов, задатчики циклов обработки и анализа и исполнительные элементы fiJ

Недостатком этого устройства  вл етс  то, что оно может работать только на стационврных объектах или объектах, имеющих определенную посто нную скорость перемещени .

Цель изобретени  - расширение функциональных возможностей с сохранением точности при установке на движущемс  объекте.

Указанна  цель достигаетс  тем, что в устройство, содержащее источник статического сигнала, синхронизатор начала измерени , схемы совпадени , накопитель анализируемых импульсов, и накопитель синхроимпульсов , дешифраторы, задатчики верхнего и нижнего порогов срабатывани , зсщатчики циклов обработtO ки и анализа, блок формировани 

управл ющих импульсов, исполнительные элементы, задатчик времени единичного измерени , при этом синхронизатор начала измерени  подключен

5 к накопителю синхроимпульсов и через Зсщатчик времени единичного измерени  и схему совпадени  к накопителю анализируемых импульсов, а выход накопител  синхроимпульф сов через дешифратор, другие входы которого св заны с задатчиком циклов , анализа и задатчиком циклов обработки, соединен с входами блока формировани  управл ющих импульсов, введены дополнительный дешифратор , датчик скорости объекта и логический элемент, вход которого соединен с датчиком Скорости объекта , а выходы - со входами дополнительного дешифратора выходы которого подключены ко входам задатчиков циклов анашиза и .обработки.

На чертеже изображенасхема устро ства.

Устройство содержит источник 1 статистического сигнала, синхронизатор 2 начала измерени , элемент 3 совпадени , эадатчик 4 времени единичного измерени , накопитель 5 анализируемых импульсов, дешифраторы 6 и 7, задатчики 8 и 9 верхнего и нижнего порогов срабатывани , накопитель 10 синхроимпульсов, блок 11 формировани  управл к дих импульсов , задатчик 12 циклов обработки,. задатчик 13 циклов анализа, исполнительные элементы 14 и 15, дополнительный дешифратор 16, логический блок 17, датчик 18 скорости объекта, двухпороговый частотный компаратор 19, движущийс  объект 20.

Синхронизатор 2 начала измерени  подключен к накопителю 10 синхроимпульсов и через датчик 4 време-. ни единичного измерени  и элемент 3 совпадени  к другому выходу которого подкл очен источник 1 к накопителю 5 анализируемых импульсов, выход которого соединен через дешифратор 6, другие входы которого подключены к задатчику 8 верхнего порога срабатывани  и задатчику 9 нижнего порога срабатывани , с блоком 11 формировани  управл ющих импульсов, выходы которого подключены к исполнительным элементам 14 и 15, а обнул ющие выходы - к обнул ннцим входам накопител  5 и накопител  10, выход которого соединен через дешифратор 7 с другими входами блока 11 формировани . Вход блока 17 подкл чен к датчику 18 скорости объекта, а выходы - к входам дешифратора 16, выходы которого соединены с входами де1 Шфратора 7 через задатчик 13 цикл анализа и задатчик 12 циклов обработки .

Устройство работает следующим образом .

Статический сигнал от источника

1поступает непрерывно на вход элемента 3 совпсшени . Синхронизатор

2в заданные моменты времени выдает единичные импульсы. Кажда  из этих импульсов, пройд  задатчик 4, определ ет момент начала и длительность единичного цикла анализа, открыва  на заданное врем  элемент 3 совпадени . В течение такта импульсы от источника 1 поступают на накопитель

5 и запоминаютс . В то же врем  синхроимпульс от синхронизатора 2 запоминаетс  в накопителе 10 синхроимпульсов , С датчика 18 скорости объекта управл киций сигнал, пропорциональный скорости движени  объекта 20 поступает на блок 17, который формирует квантованных уровней сигнала , обратно пропорциональных скорости движени  объекта 20.

С блока 17 по управл ющему каналу , соответствующему данной скорости движени  объекта 20, сигнал поступает на входы дешифратора 16 управ5 л киций сигнал поступает на задатчики 12 и 13. При этом на задатчиках 12 и 13 формируетс  число единичных циклов анализа и обработки, обратно пропорциональное скорости движеНИН объекта 20, на котором установлен компаратор 19.

Частота управл ющих импульсов, выдаваема  синхронизатором 2 посто нна . В результатедополнительно

5 введенных элементов и узлов, при любых изменени х скорости движени  .Объекта 20, рассто ние, пройденное им за врем  анализа и обработки будет поддерживатьс  посто нным с

ц точностью, определ емой числом N шагов квантовани  датчика скорости объекта 18.

Рассто ние анализа и обработки определ етс  следующими зависимост ми

ciH-Vt Y -.conei .Я

V- 4Bp--V.-|j..consi,

0. -k.

где QH-.; VI - -53. V

, 1о|ц- рассто ние, пройденное

Объектом при анализе сигнала

- рассто ние, пройденное объектом при обработке сигнала; коэффициент анализа; kj- коэффициент обработки; V - скорость движени  объекта; 1ед,- врем  анализа; tjep-врем  Обработки; частота импульсов синхрони5 затора;

число единичных циклов анализа;

овр число единичных циклов обработки .

Если при заданном числе единичногоанёшиза , числона накопителе 5 не достигает значени , определенного задатчиком 9 нижнего порога.

5 срабатывани , то блок 11 формировани  управл ющих импульсов выдает импульс на включение исполнительного элемента 15, производ щего обработку обнаруженного рассогласо-i

Q вани .

Врем  обработки задаетс  с помощью задатчика 12 числа циклов обработки, определ ющего врем  нахождени  исполнительных элементов 14 и 15 во включенном состо нии.

Claims (1)

1. Формула изобретения

   10 Двухпороговый частотный компаратор по авт.св. № 450338, отличающийся тем, что с целью расширения функциональных возможностей с сохранением точности при уста15 новке его на движущемся объекте в него введены дополнительный дешифратор, датчик скорости объекта и логический элемент, вход которого соединен с датчиком скорости объекта, 2Q а выходы - со входами дополнительного дешифратора, выходы которого подключены ко входам задатчиков циклов анализа и обработки.

   25 Источники информации, принятые во внимание при экспертизе

   1. Авторское свидетельство СССР № 450338, кл. Н 03 К 5/18, 1973.

   ВНИИПИ Заказ 9133/77 Тираж 995 Подписное

   Филиал ППП Патент, г. Ужгород, ул. Проектная, 4