SU450338A1 - Двухпороговый частотный компаратор - Google Patents

Description

1

Изобретение относитс  к радиоизмерительной технике.

Известен двухпороговый частотный компаратор дл  анализа статистических импульсов, содержащий накопитель, дешифратора, задатчики уровней срабатывани  и цикла обработки , блок формировани  управл ющих импульсов , схему совпадени , источпик статистического сигнала и синхронизатор. Такой компаратор недостаточно надежен.

В цел х повышени  надежности в описываемый компаратор введен задатчик времени единичного измерени  при соответствующем соединении элементов комиаратора.

Блок-схема описываемого компаратора приведена на чертеже.

Компаратор содержит источник I статистического сигнала, синхронизатор 2 начала измерени , схему 3 совпадени , задатчик 4 времени единичного измерени , накопитель 5 анализируемых импульсов, дещифраторы 6, 7, задатчики 8, 9 верхнего и нижнего порогов срабатывани ,накопитель 10 синхроимпульсов, блок 11 формировани  управл ющих импульсов , задатчик 12 циклов обработки, задатчик 13 циклов анализа и исполнительные элементы И, 15.

Статистический сигнал от источника I поступает непрерывно на вход схемы совпадени  3. Сиихоонизатор 2 в моменты времени, выбран2

ные дл  проведени  анализа, выдает одиночные импульсы. Каледый из этих импульсов, пройд  задатчик 4, определ ет момент начала и длительность единичного цикла анализа, открыва  на заданное врем  схему совпадени . В течение такта импульсы от источника 1 поступают на накопитель 5 и запоминаютс .

В то же врем  синхроимпульс от синхронизатора 2 запоминаетс  в накопителе 10.

Число циклов единичного анализа, задавае .мое задатчиком 12, зависит от параметров

статистического сигнала и требуемой точности

анализа.

Если за заданное число циклов единичного

анализа число на накопителе 5 не достигает значени , определенного задатчиком нижнего порога срабатывани  9, то блок формировани  унравл ющих импульсов 11 выдает импульс на включение исполнительного элемента

15, производ щего отработку обнаруженного рассогласовани .

Врем  отработки задаетс  с помощью задатчика числа циклов отработки, определ ющего врем  нахождени  исполнительных элементов во включенном состо нии. Это достигаетс  счетом определенного числа синхроим пульсов на накопителе 10.

Если за заданное число циклов единичного анализа число на накопителе 5 превыщает

значение верхнего порога срабатывани , определенное задатчиком 8, то на выходе блока 11 по вл етс  импульс, который включает исполнительный элемент 14. Врем  пребывани  его во включенном состо нии задаетс  аналогично описанному выше дл  нижнего порога срабатывани .

Если за заданное число циклов единичного анализа число на накопителе 5 находитс  в пределах между порогами срабатывани , то сигналов на отработку не поступает.

Накопители 5 и 10 через врем , обусловленное заданным числом циклов единичного анализа , перевод тс  в нулевое состо ние и процесс анализа возобновл етс .

Предмет изобретени 

Двухпороговый частотный компаратор, содержащий источник статистического сигнала-,

синхронизатор начала пз:иеренн , схемы соипадени , накопитель анализируемых импульсов и накопитель синхроимпульсов, дешифраторы , задатчики верхнего и нижнего порогов срабатысапн , задатчкки циклов обработки и анализа, блок формкровани  управл ющих импульсов и исполпптельные элементы, отличающийс  тем, что, с целью повышени  надежности , в него введен задатчик времени едипичного измерени , при этом синхронизатор начала измерени  подключен к накопителю синхроимпульсов и через задатчик времени единичного измерени  и схему совпадени  к накопителю анализируемых импульсов, а выход накопител  сиихроимпульсов через дешифратор , другие входы которого св заны с задатчиком циклов анализа и задатчиком циклов обработки, соединен с входами блока формировани  управл ющих импульсов.

6

/J

П