SU788361A1 - Формирователь импульсов - Google Patents

Формирователь импульсов Download PDF

Info

Publication number
SU788361A1
SU788361A1 SU792712460A SU2712460A SU788361A1 SU 788361 A1 SU788361 A1 SU 788361A1 SU 792712460 A SU792712460 A SU 792712460A SU 2712460 A SU2712460 A SU 2712460A SU 788361 A1 SU788361 A1 SU 788361A1
Authority
SU
USSR - Soviet Union
Prior art keywords
transistor
collector
transistors
pulse shaper
circuits
Prior art date
Application number
SU792712460A
Other languages
English (en)
Inventor
Александр Анатольевич Чайкин
Original Assignee
Организация П/Я В-8466
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Организация П/Я В-8466 filed Critical Организация П/Я В-8466
Priority to SU792712460A priority Critical patent/SU788361A1/ru
Application granted granted Critical
Publication of SU788361A1 publication Critical patent/SU788361A1/ru

Links

Landscapes

  • Logic Circuits (AREA)

Description

изобретение относитс  к радиоэлект ронике и может быть использовано в ка честве формировател  отрацительных импульсов с крутым передним и пологим задним фронтами, в частности дл  питани  приборов с зар довой св зью (ПЗС) . Известна схема возбуждени  с высокой скоростью нарастани , содержаща  входной инвертирующий каскад на транзисторе и выходной инвертирующий каскад на двух комплементарных транзисторах , коллекторы которых соединены. Схема содержит также формирующие вход ную и две межкаскадные цепи, а также цепь положительной обратной св зи ij Недостатки известной схемы - высокое потребление мощности и большое число пассивных элементов, кроме того , на входе необходимо дополнительно включение преобразовател  уровней дл  согласовани  cxeNtJ со стандартны ми уровн ми логической схемы управле ни . Известен также формирователь импульсов , содержащий ключ на транзисторе п-р-п типа с диодной нелинейной обратной св зью и выходной пушпульный каскад на транзисторах разного типа проводимости, базы которых присоединены к коллектору транзистора ключа Недостатки известной схемы - высокое потребление мощности от источника питани  и невозможность питани  ПЗС, включенных с заземленной подложкой . Цель изобретени  - снижение потреблени  мощности. Цель достигаетс  тем, что в формирователь импульсов, содержащий ключ на транзисторе п-р-п типа с диодной нелинейной обратной св зью и выходной пушпульный каскад на транзисторах разного типа проводимости, базы которых присоединены к коллектору транзисторного ключа, введены два транзистора типа и две пассивные форсирующие цепи, причем базы входных транзисторов заземлены, коллектор первого соединен с базой, а коллектор второго с коллектором транзистора ключа. Эмиттеры этих транзисторов через пассивные форсирующие цепи присоединены к входным щинам. Дл  обеспечени  возможности регулировани  верхнего уровн  выходных импульсов в устройство введен диод, анод которого присоединен к. коллектору транзистора ключа, а катод к источнику ЭДС.
На чертеже представлен формирователь импульсов.
Формирователь содержит две пассивные форсирующие цепи 1 и 2 (кажда  из цепей состоит из параллельно включенных резистора и последовательного соединени  резистора и конденсатора), два транзистора 3 и 4 с заземленной базой, транзисторный ключ 5 с нелинейной обратной св зьюи выходной пушпульный каскад 6.
Пассивные форсирующие цепи и 2 соединены со входами формировател  и соответственно с эмиттерами транзисторов 3 и 4. Коллектор транзистора 3 соединен с базой транзистора ключа 5 с нелинейной обратной св зью, а коллектор транзистора 4 с его коллектором и с базами транзисторов выходного путипульного каскада 6.
Устройство работает следующим образом.
На входы 7 и 8 подаютс  инвертированные друг относительно друга управл ющие импульсы от схем транзисторно-транзисторной логики (ТТЛ) или логических схем на комплементарных МОП транзисторах (КМОП) с положительным питанием. С помощью форсирующих цепей 1 и 2 формируютс  импульсы тока, измен ющиес  по экспонентциальному закону. При подаче высокого уровн  логической единицы на вход 7 вследствие открывани  транзистора ключа 5 потенциал коллектора .снижаетс  до потенциала эмиттера, при этом формируетс  крутой передний фронт отрицательного выходного импульса. Емкость нагрузки, подключаемой к выходу , зар жаетс  через пушпульный каскад до этого же потенцисша. При подаче логической единицы на вход 8 одновременно -на вход 7 подаетс  низкий уровень логического нул . Транзистор ключа 5 закрываетс  и суммарна  емкость коллекторов ключа 5 и транзистора 4, а также входна  емкость пушпульного каскада зар жаютс  коллекторным током транзистора 4, при этом формируетс  пологий задний фронт

Claims (2)

1.Патент США № 3971961, кл, 307-268, 1970.
2.Секеп К. и Томпсет М. Приборы с переносом зар да. Мир, 1978,
с. 155.
SU792712460A 1979-01-12 1979-01-12 Формирователь импульсов SU788361A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792712460A SU788361A1 (ru) 1979-01-12 1979-01-12 Формирователь импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792712460A SU788361A1 (ru) 1979-01-12 1979-01-12 Формирователь импульсов

Publications (1)

Publication Number Publication Date
SU788361A1 true SU788361A1 (ru) 1980-12-15

Family

ID=20805059

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792712460A SU788361A1 (ru) 1979-01-12 1979-01-12 Формирователь импульсов

Country Status (1)

Country Link
SU (1) SU788361A1 (ru)

Similar Documents

Publication Publication Date Title
US4885486A (en) Darlington amplifier with high speed turnoff
US4419593A (en) Ultra fast driver circuit
EP0239762A2 (en) Buffer circuit
EP0544917A4 (en) Capacitive load driving circuit
US4437021A (en) Line driver circuit
JP2003099137A (ja) 定電流回路
IE33267B1 (en) Bipolar-to-mos interface arrangement
SU788361A1 (ru) Формирователь импульсов
EP0027860B1 (en) Complementary transistor, inverting emitter follower circuit
JPS63111710A (ja) パルス増幅器の駆動回路
US3353034A (en) Pulse generator utilizing control signals to vary pulse width
EP0285068A3 (en) Logic circuit
US5066874A (en) Signal output circuit having bipolar transistor in output stage and arranged in cmos semiconductor integrated circuit
WO1995006977A1 (en) Active impedance termination
SU1026289A1 (ru) Реверсивный мультивибратор
JPS6243367B2 (ru)
KR930007564B1 (ko) Fet 풀다운 부하를 가지는 ecl 회로
SU636801A1 (ru) Устройство выдержки времени
SU832725A1 (ru) Микромощный логический элементи-или/и-или-HE
JPS6412722A (en) Bipolar logic circuit
JPH01298774A (ja) 発光ダイオード駆動回路
SU785952A1 (ru) Повторитель
SU1111255A1 (ru) Электронный коммутатор
SU1160539A1 (ru) Мультивибратор
SU797058A1 (ru) Устройство формировани импульсов