SU784814A3 - Устройство дл выбора адреса - Google Patents

Description

Изобретение относится к области ' запоминающих устройств.

Известно устройство для выбора адреса, содержащее ассоциативный , блока памяти, адресный блок памяти, ³ блок памяти на магнитных дисках, в котором используется преобразование адресов, по которым производится обращение к адресному блоку памяти flj. . θ

Недостатком этого устройства является малая скорость работы.

Наиболее близким техническим решением к данному изобретению является устройство для выбора адреса, содержащее регистры, блоки адресной и ассо- 15 циативной памяти, логические элементы [2] .

В этом устройстве каждый виртуальный адрес преобразуется в реальный 20 (абсолютный) ддрес блока адресной памяти, т.е. виртуальные адреса не используются для непосредственной адресации к блоку адресной памяти. Это приводит к снижению быстродействия 25 устройства.

Целью изобретения является повышение быстродействия устройства.

Поставленная цель достигается тем, что в устройство для выбора адреса, , 39 содержащее блок оперативной памяти, один из входов которого подключен к выходу первого адресного регистра, второй адресный регистр, выход которого соединен со входом блока ассоциативной памяти, первую, группу логических элементов, одни из входов которых подключены к первому выходу блока ассоциативной памяти, а выходы — ко входу логического блока, соединенного со вторым адресным регистром и с блоком оперативной памяти, введены вторая и третья группы логических элементов, информационный регистр и схема сравнения, входы которой подключены к выходам второго адресного регистра и информационного регистра, а выходы — к одним из входов логических элементов второй и третьей групп, выходы которых- соединены со входом первого адресного регистра, другие входы логических элементов подключены соответственно к выходам схемы сравнения, второго адресного регистра и второму выходу блока ассоциативной памяти.

На фиг. 1 изображена структурная схема предложенного устройства; фиг.2 является графической иллюстрацией процесса адресного прес'раэования и страничной обработки,' фиг. 3 иллюстрирует альтернативный метод для'установ' '' I лёнйя величины, ^: которая может быть занесена в граничный регистр.' -

Устройство для выбора адреса (см. фиг. 1) содержит логический блок 1, служащий для обработки данных; блок оперативной памяти 2, блок памяти на магнитных дисках 3, первый адресный регистр.4, служащий для хранения реального адреса и имеющий выход 5, блок ассоциативной памяти 6. Блок оперативной памяти 2 содержит зоны' 7, 8, называемые таблицей сегментов (7) и таблицами страниц (8-1 — 8-N).

Устройство также содержит первую 9, вторую 10 и третью 11 группы логических элементов, блок установки адресов 12, схему сравнения 13, информационный регистр 14, второй адресный регистр 15, служащий для хранения виртуального адреса. Блок оперативной памяти 2 содержит также ядерную зону 16. Входы '17 и 18 схемы сравнения 13 подключены к выходам второго адресного регистра 15 и информационного регистра 14, а один из выходов к одним из входов логических элементов 10 и 11. Одни из входов логических элементов 9 соединены с первым выходом 19 блока 6. Другие входы логических элементов 9-11 подключены соответственно к другому выходу схемы сравнения 13, выходу второго адресного регистра 15 и второму выходу блока 6. Выходы_ логических элементов 10 и 11 соединены со входом первого адресного регистра 4.

Устройство работает следующим образом.

Когда требуется выбрать ячейку из блока 2 (см. фиг.1), то блок 1 передаёт виртуальный адрес на схему сравнения 13 и блок 6 через -регистр 15.

Регистр 14 хранит величину, равную 'старшим разрядам (величину страницы) граничного адреса в блоке 2, ниже ' которого виртуальные и соответствую......щие им реальные адреса равны. Напри мер, если страница равна двум тысячам бит, то нижние двенадцать бит страничного адреса не хранятся в регистре 14. Сегментная таблица 7 и страничные таблицы с 8-1 по 8-N находятся в блоке 2. Таблица 7 имеет вход для каждого из N сегментов виртуальной памяти в блоке 3. Каждый вход имеет' ад' ''р'есйый''уКаз'ат_еПь' начала' соответствующей страницы таблицы с 8-1 по 8-Ы. Каждая страничная таблица имеет множество входов для страниц соответствующего сегмента, который может б1<,ть вызван в блок 2 из дый вход действительной таблицы содержит в себе начала страницы в блоке ' ' ......Сигнал' сравнении ми элементами блока 3. Кажстраничной указатель 2 ;

с одного из выходов схемы стробируется логичёскйI ’(*i'; рйя того, чтобы пр о пустить виртуальный адрес в регистр 4, когда старшие разряды виртуального адреса, подаваемого с блока 1, меньше, чем величина, хранящаяся в регистре

14. Этот же сигнал поступает также в качестве запрещающего сигнала в логические элементы 11 для того, чтобы препятствовать передаче какогонибудь реального адреса из блока 6 в регистр 4, когда преобразование ;не ‘требуется.

Сигналы с логических элементов 9 необходимы для того, чтобы вести поиск таблиц 7 и с 8-1 до 8-N, когда сигналы прикладываются ко входам этих элементов. Сигналы подаются на входы логических элементов 9 тогда, когда текущий виртуальный адрес в регистре 15 больше или равен граничной величине в регистре 14 и не находится.в блоке 6. Блок 12 устанавливает новое значение виртуального и соответствующего реального адреса в блоке б.

Более подробно работа устройства поясняется с помощью фиг. 2 и 3.

Этапы 20-22 (см.фиг.2) представляют собой описанную выше работу устройства. Виртуальный адрес, который поступает .из блока 1, сравнивается с величиной, хранящейся в регистре 14. Если виртуальный адрес меньше, чем граничный адрес, то блок 2 выбирается виртуальным адресом. Если виртуальный адрес больше или рёвен граничному адресу, то виртуальный адрес используется как аргумент поиска в блоке 6. Ассоциативная матрица блока 6 зондируется для того, чтобы определить, содержит ли матрица виртуальный адрес и соответствующий ему реальный адрес. Если виртуальный адрес'находится в ассоциативной матрице, то ее реальный адрес используется для выборки блока 2. Если виртуального адреса нет в ассоциативной матрице, то контроль передается к этапу 23.

На этапах 23, 24 блок 1 передает таблицы 7 и с 8-1 до 8-N в блок 2, например, с помощью микропрограммы для того, чтобы определить место требуемого реального'адреса в таблицах. Если соответствующая страница'имеется в блоке 2, то соответствующий ей реальный адрес будет найден в одной из таблиц с 8-1 до 8-N. Действительный битв страничной таблице используется для того, чтобы определить, является ли виртуальная страница действительной или нет, то есть находится ли она в блоке 2 и’ доступна ли для выборки.

Если страница, не является действительной, то контроль передается на этап 25.

В предлагаемом устройстве каждый виртуальный адрес включает в себя сегментную часть, представленную самыми старшими разрядами адреса, страничную часть, предста’вленную промежуточными разрядами, и словарную или битовую часть, представленную младшими разрядами. Сегментная часть’ виртуального адреса вместе с сегментной .таблицей указателя начала (хранится в регистре, который на фиг. 1-3 не .показан) выбирает требуемый вход в таблице 7. Страничная часть виртуального адреса и вход считывания таблицы 7 во время поиска на этапах 23-24 используется для выборки требуемого входа ¹ в выбранной таблице с 8-1 до 8-N. Выбранные табличные данные в одной из таблиц с 8-1 до 8-N имеют словарную часть виртуального адреса, связанного, к тому же, с соответствующим реальным адресом.

Если страница действительная, то контроль передается на'этап'гб, в котором виртуальный адрес и реальный адрес устанавливается в блоке б для контроля наименее недавно используемого адреса (с помощью блока 12). Блок 2 теперь может быть выбран передачей⁴ сигналов блока 6.

Передача контроля к этапу 25 определяется аппаратурой, обеспечивающей хранение виртуального адреса в ранее определенном месте в ячейках блока 2. Далее блок 1 выбирает новый директивный адрес из другой ранее определенной зоны и начинает выполнение нового директивного действия в этапе 27.

На этапе 27 страница в блоке 2 выбирается для восстановления. Передача контроля далее осуществляется на эта-, пах 28 и 29, где табличная директива используется-для того, чтобы очистить (сбросить все битовые позиции до нуля) блок 6 с целью согласования аннулирования страницы, которая была заменена.

Последующий этап 29 или взаимно исключающий последующий этап 30 пред- ставленного устройства вызывает изме-₍ нение содержимого регистра 14. Этот процесс может или восстановить ранее определенную величину или сканировать страничные таблицы.

Подача сигналов 1 и 0“., необхо- . димая для ввода в требуемую страницу, выполняется в этапе 31 и реальный адрес запоминается на соответствующем входе страничной таблицы и делается действительным на этапе 30.

Директивный адрес, запоминаемый на этапе 25, повторно загружается в блок 2 с помощью инструкции загрузки и процесс возвращается к этапу 20.

Этапы 32, 33 (см, фиг. 3) представляют собой микропрограммный контур, который начинается при нулевом виртуальном адресе в страничных таблицах и осуществляет установку реального адреса в виртуальный адрес, т.е. , реальный адрес считывается и сравнивается с виртуальным адресом для проверки равенства. Если виртуальный адрес равен реальному адресу, то виртуальный адрес является приращением , страничного размера и контур снова сравнивает следующую виртуальную страничную таблицу входа адреса с реальным адресом, хранящимся в табличных данных. Это повторяется до тех пор, пока виртуальный адрес не станет равным установленному реальному адресу или пока не произойдет переполнение регистра 15.

¹ На этапе 34 самая большая величина виртуального адреса, появившаяся в этапах 32 и 33, поступает в регистр 4, как граничный адрес в блоке 2.

В типовом устройстве этапы, представленные позициями 27, 28, 31, 30 и 35 (и, возможно, 36) выполняются методом директивных подпрограмм.

В описанном устройстве в противоположность известному устройству производится преобразование не всех виртуальных адресов. Определенные виртуальные адреса используются для обращения к блоку оперативной памяти непосредственно, без преобразования. Указанные адреса соответствуют ячейкам памяти, к которым часто обращаются. Обращение к таким ячейкам 'занимает меньше времени, так как не требуется преобразования адреса. Таким образом, удается получить общее повышение быстродействия, равное 15-25%.

Claims (2)

1. страничной обработки/ фиг. 3 иллгастр рует альтернативный метод дл  устано лени  величины, котора  может быть занесена в граничный регистр. Устройство дл  выбора адреса (см. фиг. 1) содержит логический блок 1, служащий дл  обработки данных; блок оперативной пам ти 2, блок пам ти на магнитных дисках 3, первый адресный регистр,4, служащий дл  хранени  реального адреса и имеющий выход 5, блок ассоциативной пам ти 6. Блок оп ративной пак. ти 2 содержит зоны 7, 8 называемые таблицей сегментов (7) и таблицами страниц (8-1 - 8-N). Устройство также содержит первую 9, вторую 10 и третью 11 группы логи ческих элементов, блок установки адр сов 12, схему сравнени  13, икформационный регистр 14, второй адресный регистр 15, служащий дл  хранени  виртуального адреса. Бло: оперативной пам ти 2 содержит также  дерную зону 16. Входы 17 и 18 схемы сравнени  13 подключены к выходам второго адресного регистра 15 и информационного регистра 14, а один из выходов к Одним из входов логических элементов ДО и 11. Одни из входов логичёскЦх элементов 9 соединены с первым выходом 19 блока 6. Другие входы логических элементов 9-11 подключена СОответ ственно к другому выходу схемы сравнени  13, выходу второго адресного регистра 15 и второму выхо ду блока 6. Выходьа логических элементов 10 и 11 соединены со входом первого адресного регистра 4. Устройство работает следующим образом. Когда требуетс  выбрать  чейку и блока 2 (см. фиг.1), то блок 1 пере даёт виртуальный адрес на схему сра нени  13 и блок б через -регистр 15. PefMCTp 14 хранит величину, равн старшим разр дам (величину страницы граничного адреса в блоке 2, ниже которого виртуальнвле и соответст.ву щие Им реальные адреса равны. Напри , ёслистраница равна двум тыс ч бит, ТО нижние двенадцать бит стран адреса не хран тс  в регистре Сетментна  таблица 7 и страничные таблицы с 8-1 по 8-Н наход тс  в блоке 2. Таблица 7 имеет вход дл  к дого из Ы сегментов виртуальной пам ти вблоке 3. Каждглй вход имеет адр есйь1йуз :азатель начала сботвстству щей страницы таблицы с 8-1 по 8-W. Кажда  странична  таблица имеет мно жество входов дл  страниц соответствуюи1его сегмента, который может б1тьть вызв.ан в блок 2 из блока 3. Ка дый вход действительной страничной га1эли 1Ы содержит в себе указатель начала стр1аницы в блоке 2. Сигнал с одного из врходов схёмы сранп.;7г1И1 13 с-Г1х-|Г)йруотс   .пёг-йЧески ми :.ч;;омгптлм1 ГО-ут.л  того, чтбРЫ пр пустить виртуальный адрес в регистр 4, когда старшие разр ды виртуального адреса, подаваемого с блока 1, меньше, чем величина, хран 1Г1а с  в регистре 14. Этот же сигнал поступает также в качестве запрещающего сигнала в логические элементы 11 дл  того, чтобы преп тствовать передаче какогонибудь реального адреса из блока б в регистр 4, когда преобразование не требуетс . Сигналы с логических элементов 9 необходимы дл  того, чтобы вести поиск таблиц 7 и с 8-1 до 8-N, когда сигналы прикладываютс  ко входам этих элементов. Сигналы подаютс  на входы логических элементов 9 тогда, когда текущий виртуальный адрес в регистре 15 больше или равен граничной величине в регистре 14 и не находитс ,в блоке 6. Блок 12 устанавливает новое значение виртуального и соответствующего реешьного адреса в блоке б. Более подробно работа устройства по сн етс  с помощью фиг. 2 и 3, ,Этапы 20-22 (см.фиг.2) представл ют собой описанную выше работу устройства. Виртуальный адрес, который ,поступает из блока 1, сравниваетс  с величиной, хран щейс  в регистре 14. Если виртуальный адрес меньше, чем граничный адрес, то блок 2 выбираетс  виртуальным адресом. Если виртуальный адрес больше или граничному адресу , то виртуальный адрес используетс  как аргумент поиска в блоке б. Ассоциативна  матрица блока б зондируетс  дл  того, чтобы определить, содержит ли матрица виртуальный адрес и соответствующий ему реальный адрес. Если виртуальный адреснаходитс  в ассоциативной матрице, то ее реальный адрес используетс  дл  выборки блока 2. Если виртуального адреса нет в ассоциативной матрице, то контроль передаетс  к этапу 23. На этапах 23, 24 блок 1 передает таблицы 7 и с 8-1 до 8-N в блок 2, например, с помощью микропрограммы дл  того, чтобы определить место требуемого реальногоадреса в таблицах. Если соответствующа  страница имеетс  в блоке 2, то соответствующий ей реальный адрес будет найден в одной из таблиц с 8-1 до 8-N. Действительный бит в страничной таблице используетс  Дл  того, чтобы определить,  вл етс  ли виртуальна  страница действительной или нет, то есть находитс  ли она в блоке 2 И доступна ли дл  выборки. Если страница, не  вл етс  действительной , то контроль передаетс  на этап 25. В предлагаемом устройстве ка одый виртуальный адрес включает в себ  сегментную часть, представленную самыми старшими разр дами адреса, страничную часть, пpeдcтaвлeнн K1 т1рг)межуточит 7ми разр дами, и словари и битовую часть, представленную младшими разр дами. Сегментна  часть вир ального адреса вместе с сегментной .таблицей указател  начала (хранитс  регистре, который на фиг. 1-3 не показан ) выбирает требуемый вход в таб лице 7. Странична  часть виртуальног сщреса и вход считывани  таблицы 7 в врем  поиска на этапах 23-24 используетс  дл  выборки требуемого входа в выбранной таблице с 8-1 до 8-М. Выбранные табличные данные в одной из таблиц с 8-1 до 8-N имеют словарную часть виртуального адреса, св занного , к тому же, с соответствующим реальным адресом. Если страница действительна , то контроль передаетс  наэтап 26, в ко тором виртуальный адрес и реальный адрес устанавливаетс  в блоке б дл  контрол  наименее недавно используемого адреса (с помощью блока 12). Блок 2 теперь мохсет быть выбран пере дачейсигналов блока 6. Передача контрол  к этапу 25 опре дел етс  аппаратурой, обеспечивающей хранение виртуального адреса в ранее определенном месте в  чейках блока 2 Далее блок 1 выбирает новый директив ный адрес из другой ранее определенной зоны и начинает выполнение новог директивного действи  в этапе 27. На этапе 27 страница в блоке 2 вы бираетс  дл  восстановлени . Передач контрол  далее осуществл етс  на эта пах 28 и 29, где таблична  директива используетс -дл  того, чтобы очистит ( сбросить все битовые позиции до нул ) блок б с целью согласовани  анну лировани  страницы, котора  была заменена. Последующий этап 29 или взаимно исключающий последующий этап 30 пред ставленного устройства вызывает изме нение содержимого регистра 14. Этот процесс может или восстановить ранее определенную величину или сканировать страничные таблицы.Подача сигналов 1 и О,, необхр дима  дл  ввода в требуемую страницу выполн етс  в этапе 31 и реальный ад рес запоминаетс  на соответствующем входе страничной таблицы и делаетс  действительным на этапе 30. Директивный адрес, запоминаемый на этапе 25, повторно загружаетс  в блок 2 с инструкции загрузки и процесс возвращаетс  к этапу 20. Этапы 32, 33 (см. фиг. 3) представл ют собой г/1икропрограммный контур , который начинаетс  при нулевом виртуальном адресе в страничных таблицах и осуществл ет установку реального адреса в виртуальный адрес, т.е реальный адрес считываетс  и сравниваетс  с виртуальным адресом дл  проверки 5.1авенства. Кслй виртуальный акPGC pnric 1)са.пыюму a,i;pecy, то виртуальиы ллро: (пашегсч ггрнращоннем страничного размера и контур cF-ова сравнивает следующую виртуальную страничную таблицу входа адреса с реальным адресом, хран щимс  в табличных данных. Это повтор етс  до тех пор, пока виртуальный адрес не станет равным установленному реальному адресу или пока не произойдет переполнение регистра 15. На этапе 34 сама  больша  величина виртуального адреса, по виви1а с  в этапах 32 и 33, поступает в регистр 4, как граничный адрес в блоке 2. В типовом устройстве этапы, представленные позици ми 27, 28, .31, 30 и 35 (и, возможно, 36) выполн ютс  методом директивных подпрограмм. В описанном устройстве в противоположность известному устройству производитс  преобразование не всех виртуальных адресов. Опроделен)ые виртуальные адреса используютс  дл  обращени  к блоку оперативной пам ти непосредственно , без преобразовани . Указанные адреса соответствуют  чейкам пам ти, к которым часто обращаютс . Обращение к таким  чейкамзанимает меньше времени, так как не требуетс  преобразовани  адреса. Таким образом, удаетс  получить общее повышение быстродействи , равное 15-25%, Формула изобретени  Устройство дл  выбора адреса, содержащее блок оперативной пам ти, один из входов которого подключен к выходу первого адресного регистра, второй адресный регистр, выход которого соединен со входом блока ассоциативной пам ти, первую группу логических элементов , одни из входов которых подключены к Первому выходу блока ассоциативной пам ти, а выходы - ко входу логического блока, соединенного со вторым адресным регистром и с блоком оперативной пам ти, о т л и ч а iщ е е с   тем, что, с целью повышени быстродействи  устройства, оно содегг жит вторую и третью группы логически; элементов, информацио(Ный регистр и схему сравнени , которой подклг чены к выходам второго адресного регистра и информационного регистра, .а выходы - к одним из входов логических элементов второй и третьей групп, выходы которых соединены со входом первого адресного регистра, другие входы логических элементов подключены соответственно к выходам cxeMij сравнени , второго адресного регистра и второму выходу блока ассоциативной пам ти. Источники информации, прин тые во внимание при экспертизе 1.Патент США № 3412382, кл. 340-172.5, опублик. 1968.
2. 2.Патент ШЛ № 353307S, кл. 340-172.5, опу|Л1 к. 1.470 (прототип ) .