SU783804A1

SU783804A1 - Computing device

Info

Publication number: SU783804A1
Application number: SU792706155A
Authority: SU
Inventors: Василий Иванович Ведерников; Александр Викторович Кондаков
Original assignee: Предприятие П/Я В-8450
Priority date: 1979-01-04
Filing date: 1979-01-04
Publication date: 1980-11-30

Description

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для реализации функциональных зависимостей вида г = y»f(x), где х, у, z — величины, представленные в аналоговой форме.The invention relates to the field of automation and computer technology and can be used to implement functional dependencies of the form r = y f f (x), where x, y, z are quantities presented in analog form.

Известно вычислительное устройство, содержащее шаговый искатель, секционный делитель напряжения, наборное поле для коммутации ламелей шагового искателя с отводами делителя напряжения fl]. Принцип работы указанного устройства заключается в кусочнопостоянной аппроксимации заданной функции времени и умножении ее на входной сигнал. 'A known computing device containing a step finder, a sectional voltage divider, a type-setting field for switching the slats of a step finder with taps of the voltage divider fl]. The principle of operation of this device is piecewise constant approximation of a given function of time and multiplying it by an input signal. ''

К недостаткам устройства относятся низкая надежность, трудоемкий ручной ввод данных, ограниченные функциональные возможности, так как аргументом может быть только время’ t.The disadvantages of the device include low reliability, laborious manual data entry, limited functionality, as the argument can only be time’’t.

Наиболее близким техническим решением к изобретению является вычислительное устройство, содержащее наборное поле, ключевые схемы,’умножающий цифроаналоговый преобразователь, рервесивный счетчик, сумматор, делитель частоты, блок дифференцирования и операционный усилитель, одни входы ключевых схем соединены с выходами делителя частоты, другие входы ключевых схем — с соответствующими выходными шинами наборного поля, вы5 ходы ключевых схем через соединенные последовательно блок дифференцирования и сумматор подключены к реверсивному счетчику, выходы которого связаны со входами умножающего ~ Ю цифроаналогового преобразователя, подключенного выходом ко входу операционного усилителяThe closest technical solution to the invention is a computing device containing a typesetting field, key circuits, a multiplying digital-to-analog converter, a counter counter, an adder, a frequency divider, a differentiation unit and an operational amplifier, some inputs of the key circuits are connected to the outputs of the frequency divider, other inputs of the key circuits - with the corresponding output buses of the type-setting field, the outputs of the key circuits through the differentiation unit and the adder connected in series are connected to the reversible Meters withstand, the outputs of which are connected to the inputs of multiplying ~ Yu-analog converter connected to the input of the output of the operational amplifier

Недостатками прототипа являются невысокое быстродействие ‘и ограничен15 ные функциональные возможности в свя5и с ручным вводом данных аппроксимируемой функции и использованием только одного вида аргумента — времени t.The disadvantages of the prototype are the low speed ‘and limited functionality due to the manual input of the data of the approximated function and the use of only one type of argument - time t.

Цель изобретения — расширение функциональных возможностей устройства путем воспроизведения функций независимого аргумента и повышение 25 быстродействия.The purpose of the invention is the expansion of the functionality of the device by reproducing the functions of an independent argument and increasing 25 performance.

Это достигается тем, что вычислительное устройство, содержащее операционный усилитель, выход которого является выходом устройства, 30 цифроаналоговый блок умножения, ана783804 логовый вход которого служит первым входом устройства, а выход подключен ко входу операционного усилителя, первый реверсивный счетчик, вход управления, реверсом которого подключен к выходу триггера знака, дополнительно содержит генератор прямоугольных импульсоз, первый и второй счетчики, блок памяти, дешифратор, преобразователь код-частота, элемент И, аналого-цифровой преобразователь, блок сравнения кодов и регистр..При этом выход генератора прямоугольных импульсов подключен к счетному входу первого счетчика и к первому входу элемента И, выход старшего разряда первого счетчика — к счетному входу 15 второго счетчика. Разрядные выходы первого счетчика подсоединены к первым входам преобраз’ова’геля код-частота и к первым входам блока сравнения кодов, разрядные выходы второго J0 счетчика — к первым входам блока сравнения кодов и через'дешифратор к адрёсным входам блока памяти, выходы которого подключены ко вторым входам преобразователя код-частота, подсоединенного выходом ко второму входу элемента И. Знаковый разряд блока памяти подключен ко входу триггера знака, разрядные выходы реверсивного счетчика подсоединены к соответствующим входам регистра, а счетный 30 вход— к выходу элемента И. Цифровые входы цифроаналогового блока умножения соединены с выходами регистра, управляющий вход которого подключенThis is achieved by the fact that a computing device containing an operational amplifier, the output of which is the output of the device, is a 30 digital-to-analog multiplication unit, the analog input of which serves as the first input of the device, and the output is connected to the input of the operational amplifier, the first reversible counter, the control input of which is reversed to the output of the sign trigger, additionally contains a rectangular pulse generator, first and second counters, a memory unit, a decoder, a code-frequency converter, an And element, an analog-digital second converter block codes and comparing this registr..Pri output square wave generator is connected to the counting input of the first counter and to a first input AND gate, the output of the first counter MSB - to the count input 15 of the second counter. The discharge outputs of the first counter are connected to the first inputs of the code-frequency conversion gel and to the first inputs of the code comparison unit, the discharge outputs of the second J0 counter are connected to the first inputs of the code comparison unit and through the decoder to the address inputs of the memory unit, the outputs of which are connected to the second inputs of the code-frequency converter connected by the output to the second input of the element I. The sign bit of the memory block is connected to the sign trigger input, the bit outputs of the reverse counter are connected to the corresponding inputs of the register, and the counting 30 input is to the output of the element I. The digital inputs of the digital-to-analog multiplication unit are connected to the outputs of the register, the control input of which is connected

К выходу блока сравнения кодов, вто- ’5 рые входы блока сравнения кодов соединены с выходами аналого-цифрового преобразователя, вход которого является вторым входом устройства.To the output of the code comparison unit, the second ’5 inputs of the code comparison unit are connected to the outputs of the analog-to-digital converter, the input of which is the second input of the device.

На чертеже приведена структурная 40 схема вычислительного устройства.The drawing shows a structural 40 diagram of a computing device.

Вычислительное устройство содержит генератор 1 прямоугольных импульсов, первый счетчик 2, второй счетчик 3, дешифратор 4, блок 5 памяти, преобразователь б код-частота, элемент И 7, реверсивный счетчик 8, триггер 9 знака, регистр 10, цифроаналоговый блок 11 умножения, операционный усилитель 12, аналого-цифровой преобразоватёль 13, блок 14 сравнения кодов.The computing device comprises a rectangular pulse generator 1, a first counter 2, a second counter 3, a decoder 4, a memory unit 5, a code-frequency converter b, an I 7 element, a reversible counter 8, a sign trigger 9, a register 10, a digital-to-analog multiplication unit 11, an operating amplifier 12, analog-to-digital converter 13, block 14 code comparison.

Устройство работает следующим образом.The device operates as follows.

Аргумент х воспроизводимой функции в аналоговой форме со второго „ входа устройства поступает.на вход аналого-цифрового преобразователя 13, с выхода которого в цифровой форме подается на вторые.входы блока 14 сравнения кодов. Прямоугольные импульсы с выхода генёратора 1 пере- 60 считываются последовательно включенными первым 2 и вторым 3 счетчиками. Быстрый счетчик 2 участвует в кусочно-линейной аппроксимации каждого участка заданной функции, а мед- 65 ленный счетчик 3 служит для отыскания через дешифратор 4 в блоке 5 памяти значений приращений ординат узлов аппроксимации заданной функции.The argument x of the reproduced function in analog form from the second „input of the device is supplied to the input of the analog-to-digital converter 13, from the output of which it is digitally supplied to the second inputs of the code comparison unit 14. Rectangular pulses from the output of the generator 1 are re-read 60 sequentially connected by the first 2 and second 3 counters. Fast counter 2 participates in a piecewise linear approximation of each section of a given function, and a slow counter 3 serves to find, through the decoder 4 in block 5 of the memory, the values of the increments of the ordinates of the approximation nodes of the given function.

Сигналы с разрядных выходов счетчика 2 и счетчика 3 поступают на первые входы блока 14 сравнения кодов. При равенстве кодов на выходе аналого-цифрового преобразователя 13 и в счетчиках 2 и 3 на выходе блока 14 сравнения кодов формируется сигнал, поступающий на управляющий вход регистра 10 и разрешающий запись в него кода с выхода реверсивного счетчика 8. Преобразователь б код-частота, управляемый по первым входам разрядными выходами первого счетчика 2, а по вторым — выходами блока 5 памяти, формирует на выходе сигнал разрешения счета, который поступает на вход элемента И 7 и разрешает прохождение прямоугольных импульсов генератора 1 на вход реверсивного счетчика 8 в зависимости от приращения соседних ординат узлов аппроксимации заданной функции.The signals from the bit outputs of the counter 2 and counter 3 are fed to the first inputs of the block 14 code comparison. If the codes at the output of the analog-to-digital converter 13 are equal and in the counters 2 and 3 at the output of the code comparison unit 14, a signal is generated that goes to the control input of the register 10 and allows the code to be written to it from the output of the reverse counter 8. The converter is a code-frequency controlled on the first inputs, the discharge outputs of the first counter 2, and on the second - the outputs of the memory unit 5, generates an output signal of the counting output, which is fed to the input of the And 7 element and allows the passage of rectangular pulses of the generator 1 to the input of the rever ivnogo counter 8, depending on the ordinate increment of neighboring nodes approximation of a given function.

Триггер 9 знака подключен к знаковому разряду блока 5 памяти и управляет реверсом реверсивного счетчика 8, разрядные выходы которого · управляют ключами цифроаналогового блока 11 умножения через промежуточный регистр 10. Аналоговый вход блока 11 является первым входом устройства.The sign trigger 9 is connected to the sign bit of the memory block 5 and controls the reverse of the reversible counter 8, the bit outputs of which · control the keys of the digital-analog multiplication block 11 through the intermediate register 10. The analog input of the block 11 is the first input of the device.

Преобразователь б код-частота обеспечивает получение заданной крутизны каждого участка аппроксимирующей функции и работает в соответствии с логическим выражением ⁴ где - Ф_п — код на разрядных выходах счетчика 2;The converter b code-frequency provides a given slope of each section of the approximating function and works in accordance with the logical expression ⁴ where - Ф _п - code on the discharge outputs of counter 2;

^νΊ ~ ~ код ^на Разрядных выхо- < ^ν Ί ~ ~ Code ^for Bit Output - <

дах блока 5 памяти;dah block 5 memory;

U — выходной сигнал преобразователя б код-частота.U is the output signal of the converter b code-frequency.

Генератор ^ прямоугольных импульсов, первый 2 и второй 3 счетчики, дешифратор 4, блок 5 памяти, преобразователь б код-частота, элеМейт И 7, триггер 9 знака, первый реверсивный счетчик 8 осуществляют временную развертку кусочно-линейной аппроксимирующей функции. С помощью аналого-цифрового преобразователя 13, блока 14 сравнения кодов, регистра 10 происходит фиксация моментов равенства ординат временной и заданной функций для текущего аргумента х. При этом код текущей ординаты функции f (х), соответствующей напряжению входного аргумента х, поступает на цифровое входы цифроаналогового блока 11 умножения в моменты вре783804 мени, когда равны код аргумента к на выходе аналого-цифрового преобразователя и периодически изменяющийся код времени на разрядных выходах счетчиков 2 и 3. В данные моменты времени ординаты временной функции и аппроксимирующей функции f(x) также равны.A generator of rectangular pulses, the first 2 and second 3 counters, a decoder 4, a memory unit 5, a code-frequency converter, eleMate I 7, a trigger of 9 characters, and a first reversible counter 8 carry out a temporary scan of a piecewise linear approximating function. Using the analog-to-digital converter 13, block 14 for comparing codes, register 10, the moments of equality of the ordinates of the time and given functions for the current argument x are fixed. In this case, the code of the current ordinate of the function f (x) corresponding to the voltage of the input argument x is supplied to the digital inputs of the digital-to-analog multiplication unit 11 at times 783804 when the argument code to the output of the analog-to-digital converter and the time code on the bit outputs of the counters are periodically equal 2 and 3. At these times, the ordinates of the time function and the approximating function f (x) are also equal.

Таким образом, устройство выполняет операцию умножения входного сигнала у на заданную функцию f(x).Thus, the device performs the operation of multiplying the input signal y by a given function f (x).

Преимуществом предложенного вычислительного устройства в сравнении с прототипом является расширение его функциональных возможностей за счет воспроизведения функций произвольного аналогового аргумента х и возможности автоматизации ввода узлов ап-. проксимации функции f(x) с помощью ЦВМ,что создает предпосылки для широкого использования таких устройств в составе гибридных вычислительных' систем. Кроме того, использование в •качестве блока 5 памяти постоянных и репрограммируемых постоянных запоминающих устройств позволяет автоматизировать настройку на воспроизведение заданной функции в процессе изготовления и эксплуатации устройства..The advantage of the proposed computing device in comparison with the prototype is the expansion of its functionality by reproducing the functions of an arbitrary analog argument x and the ability to automate input nodes up-. approximation of the function f (x) using a digital computer, which creates the prerequisites for the widespread use of such devices as part of hybrid computing systems. In addition, the use of • permanent and reprogrammable read-only memory devices as a memory unit 5 allows you to automate the setting to play a given function in the process of manufacturing and operating the device ..

1.51.5

Claims

(54) COMPUTATIONAL DEVICE The invention relates to the field of automation and computer technology and can be used to implement functional dependencies of the form 2 yf (x), where x, y, z are values presented in analog form. A computing device is known which contains a step finder, a sectional voltage divider, a set field for switching lamellae of a step finder with voltage divider taps. The principle of operation of this device consists in piece-wise approximation of a given time function and multiplying it by an input signal. The disadvantages of the device are low reliability, time-consuming manual data entry, limited functionality, since the argument can be a real time; t The closest technical solution to the invention is a computing device containing a combination field, key circuits,; a multiplying digital-analog converter, a reversive counter, an adder, a frequency divider, a differentiation unit, and an operational amplifier; some of the key circuits are connected to the outputs of a frequency divider, other inputs of the key circuits - with the corresponding output buses of the keypad, the outputs of the key circuits are connected to the reverse through the connected differentiation unit and the adder a counter whose outputs are connected to the inputs of a multiplying digital-to-analog converter connected by an output to an input of an operational amplifier. The disadvantages of the prototype are the low speed performance of the limited functionality associated with the manual input of the data of the approximated function and using only one type of argument - time t. The purpose of the invention is to expand the functionality of the device by reproducing the functions of an independent argument and increasing speed. This is achieved by the fact that a computing device containing an operational amplifier, the output of which is the output of the device, a digital-analog multiplication unit, the analog input of which serves as the first input of the device, and the output is connected to the input of the operational amplifier, the first reversible counter, the control input, the reverse of which is connected to the output of the sign trigger, additionally contains a generator of direct coal pulses, the first and second counters, a memory block, a decoder, a code-frequency converter, an element. And, analog-to-digital prebbra: caller, code comparison unit and register. At the same time, the output of the square pulse generator is connected to the counting input of the first counter and to the first input of the And element, the output of the higher bit of the first counter - to the counting input of the second counter. The bit outputs of the first counter are connected to the first inputs of the code-frequency transformer and to the first inputs of the code comparison unit, the bit outputs of the second counter are connected to the first inputs of the code comparison unit and via the decoder to the address Yo-U1 memory inputs, the outputs of which are connected to the second inputs the code-frequency converter connected by the output to the second input of the element I. The sign bit of the memory unit is connected to the input of the sign trigger, the discharge outputs of the reversible counter are connected to the corresponding inputs of the register, and the counting input is to the output of the element I. The digital inputs of the digital-analogue unit are multiply connected to the output of the register, the control input of which is connected to the output of the code comparison unit, the second inputs of the code comparison unit are connected to the outputs of the analog-digital converter, the input of which is the second input devices. The drawing shows the structural scheme of the computing device. The computing device contains a generator of 1 rectangular pulses, the first counter 2, the second counter 3, the decoder 4, the memory block 5, the code-frequency converter b, the element 7, the reversing counter 8, the trigger 9 characters, the register 10, the digital-to-analog multiplication unit 11, operational amplifier 12, analog-to-digital converter 13, block 14 of code comparison The device operates as follows. The argument X of the reproduced function in analog form from the second input of the device enters. The input of the analog-digital converter 13 from the output of which is in digital form is fed to the second, the input of the code comparison unit 14. The direct pulses from the output of the generator 1 are recalculated by the first 2 and second 3 counters connected in series. The fast counter 2 participates in the piecewise linear approximation of Кс1 of each section of a given function, and the slow counter 3 serves to find the values of the increments of ordinates in the decoder 4 in block 5 approximation nodes of a given function. The signals from the bit outputs of counter 2 and counter 3 are fed to the first inputs of block 14 of the code comparison. When the codes at the output of the analog-digital converter 13 and in the counters 2 and 3 are equal, the output of the code comparison unit 14 generates a signal arriving at the control input of the register 10 and allowing the code from the output of the reversing counter 8 to write to it. controlled by the first inputs of the DISTRIBUTION of the outputs of the first counter 2, and by the second outputs of the memory block 5, generates at the output a counting output signal, which enters the input of the And 7 element and allows the freezing of the square pulses of the generator 1 to the input p Eversive counter 8, depending on the increments of the adjacent ordinates of the approximation nodes of a given function. The sign trigger 9 is connected to the sign bit of the memory block 5 and controls the reverse of the reversible counter 8, the bit outputs of which are; controlling the keys of the digital-analog multiplication unit 11 through the interworking register 10. The analog input of the unit 11 is the first input of the device. The code-frequency converter provides the specified slope of each section of the approximating function and operates in accordance with the logical expression, -4) vv, -VV-F -F-F pn-p-1 n-a%) where F - - code at the discharge outputs of counter 2; v - v is the code on the bit outputs of memory block 5; and - the output code-frequency converter b. Rectangular pulse generator 1, first 2 and second 3 counters, decoder 4, memory block 5, code-frequency converter b, elemeyt 7, trigger 9 characters, first reversible counter 8 perform a time-base scan of the piecewise-linear approximating function. Using the analog-digital converter 13, the code comparison block 14, register 10, the moments of equality of the ordinates of the time and given functions for the current argument X are fixed. The code of the current coordinate of the function f (x) corresponding to the voltage of the input argument x is fed to the digital the inputs of the digital-analogue unit 11 are multiplied at the moments of time when the code of the argument at the output of the analog-to-digital converter is equal and periodically changing from the time code at the bit outputs of counters 2 and 3. At these times, ordin The data of the time function and the approximating function f (x) are also equal. Thus, the device performs the operation of multiplying the input signal y by a given function f (x). The advantage of the proposed computing device in comparison with the prototype is the expansion of its functionality by reproducing the functions of an arbitrary analog argument x and the possibility of automating the input of approximation nodes of the function f (x) with the help of digital computers, which creates prerequisites for the wide use of such devices in hybrid computing systems. In addition, the use of permanent and reprogrammable permanent memory devices as a block of 5 memory allows to automate the setting for the reproduction of a given function in the process of manufacturing and operating the device ... Claims A computing device comprising an operational amplifier whose output is a device output a digital-analog multiplication unit whose analog input is the first input of a device and an output connected to the input of an operational amplifier, a reversible counter whose input of the reverse control is connected to the sign trigger output characterized by the fact that, in order to extend the functionality by reproducing the functions of the independent performance arguments, it contains rectangular pulse torus, first and second counters, memory block, decoder, code-frequency converter, AND element, analog-to-digital converter, code comparison unit and register, output of rectangular pulse generator connected to the counting input of the first counter and the first input element And, the output of the high bit of the first counter is connected. to the counting input of the second counter, the bit outputs of the first counter are connected to the first inputs of the code-frequency converter and to the first inputs of the code comparison block, bit dn1 1e the outputs of the second counter are connected to the first inputs of the code comparison block and through the decoder to the address inputs of the memory block The outputs of which are connected to the second inputs of the code-frequency converter connected by the output to the second input of the AND element, the sign bit of the memory block is connected to the input of the sign trigger, the discharge outputs of the reversible counter The digital inputs of the digital-analog multiplication unit are connected to the outputs of the register, the control input of which is connected to the output of the code comparison unit, the second inputs of the code comparison unit are connected to the outputs of the analog-digital converter, the input which is the second input of the device. Sources of information taken into account in the examination 1. B. Kogan. Electronic modeling devices and their use for the investigation of automatic control systems. M.jr Fizmatgiz, 1963, p. 348-34-9, fig. 199, 200.

2. Authors certificate of the USSR 434421, cl. G 06 G 7/26, 1974 (prototype).