SU771876A1 - Мажоритарный логический элемент - Google Patents
Мажоритарный логический элемент Download PDFInfo
- Publication number
- SU771876A1 SU771876A1 SU782678413A SU2678413A SU771876A1 SU 771876 A1 SU771876 A1 SU 771876A1 SU 782678413 A SU782678413 A SU 782678413A SU 2678413 A SU2678413 A SU 2678413A SU 771876 A1 SU771876 A1 SU 771876A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- outputs
- output
- weights
- weight
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Description
Изобретение относится к автоматике и вычислительной технике и может использоваться при построении различных устройств переработки дискретной информации.
Известен пороговый логический элемент с порогом, равным трем, на восемь входов, выполненный на элементах И и ИЛИ, в котором каждая из четырех пар входов подключена к входам соответствующих первых элементов И и ИЛИ, выходы каждых трех из четырех первых элементов ИЛИ подключены к входам соответствующих трехвходовых вторых элементов ИЛИ, выходы последних подключены к первым входам вторых элементов И, вторые входы которых соединены с выходами соответствующих первых элементов И, выходы вторых элементов И подключены к входам выходного элемента ИЛИ, выход которого является выходом порогового элемента, выходы первых элементов ИЛИ подключены также к входам элемента с порогом, равным трем, на четыре входа, выход которого подключен к входу выходного элемента ИЛИ [1].
Такой элемент реализует лишь функцию с порогом, равным трем.
Известен мажоритарный логический элемент, содержащий четыре преобразователя весов двух входов, в каждом из кото2 рых первый вход подключен к одному входу элемента И и к одному входу элемента ИЛИ, а второй вход — к другому входу элемента И и к другому входу элемента 5 ИЛИ, при этом выходы элементов ИЛИ и
И являются одновременно выходами преобразователя соответственно с весами 1 и
2, два формирователя наборов весов первой ступени, каждый из которых содержит 1° первый элемент ИЛИ, выход которого является выходом формирователя с весом 1, а к его входам подключены выходы двух преобразователей с весом 1, второй элемент ИЛИ, выход которого является выхо15 дом формирователя с весом 2, а к его входам подключены выходы тех же двух преобразователей с весом 2 и через элемент И выходы с весом 1, третий элемент ИЛИ, выход которого является выходом форми20 рователя с весом 3, а к входам подключены выходы двух элементов И, к входам которых подключены соответственно выход с весом 2 одного из двух преобразователей и выход с весом 1 другого из этих преобра25 зователей, и элемент И, выход которого является выходом формирователя с весом 4, а входы подключены к выходам двух преобразователей с весом 2, причем взаимно дополняющие весовые выходы обоих 30 формирователей наборов весов первой сту •пени попарно подключены к входам формирователя заданного порога второй ступени, выходы которого подключены попарно к входам элементов И с выходами, подключенными к входам выходного элемента ИЛИ [2].
Недостаток данного мажоритарного логического элемента заключается в ограниченном числе его входов, что сужает функциональные возможности элемента.
Целью ‘изобретения является расширение функциональных возможностей логического элемента.
Для достижения цели в мажоритарный логический элемент, содержащий преобразователи .весов двух входов, формирователи наборов весов первой ступени и выходной элемент ИЛИ, выход которого является выходом элемента, введены два пре входов при нечетном п (п — число входов мажоритарного элемента), имеющих выходы с весами от 1 до величины, равной числу входов преобразователя, подключенные попарно к входам элементов И, число которых на единицу меньше величины порога элемента, образуя все неповторяющиеся комбинации весов выходов этих преобразователей, сумма которых равна величине порога элемента, причем выходы элементов
И и выход преобразователя весов —— и 1 входов с весом ——подключены к входам выходного элемента ИЛИ, а также преобразователи весов т, и рг входов, имеющие выходы с весами от 1 до величины, равной числу входов преобразователя. При этом каждый из введенных преобразователей содержит два преобразователя весов m.i и pi входов с равным и отличающимся на единицу числом входов, сумма которых равна числу входов данного преобразователя, выходы преобразователей весов rrii и pi входов подключены попарно к входам групп элементов И, образуя в каждой группе все неповторяющиеся комбинации весов выходов преобразователей весов rrii и рг входов, сумма которых одинакова и равна весу одного из выходов данного преобразователя в пределах от 2 до величины, на единицу меньшей числа его входов, выходы элементов И каждой группы и выходы преобразователей весов mi и Pi входов, вес которых равен сумме весов выходов, подключенных к входам каждого элемента И данной группы, подключены к входам элемента ИЛИ, выход которого является одним из выходов данного преобразователя с соответствующим весом, выходы преобразователей весов trii и pi входов с единичными весами подключены к входам элемента ИЛИ, выход которого является выходом данного преобразователя с единичным весом, а выходы с весами, равными числу входов,— к входам элемента И, выход которого является выходом данного преобразователя с весом, равным числу входов данного преобразователя.
На фиг. I представлена структурная схема мажоритарного логического элемента для случая четного числа входов; на фиг. 2 — для случая нечетного числа входов; на фиг. 3 — схема его реализации для десяти входов.
Мажоритарный логический элемент состоит из двух преобразователей 1 и 2 , . и4- 1 весов m.i = п12 (или——при нечетном п — число входов элемента) входов и р; = п/2 /п — ]. \
I -ту- при нечетном п | входов, имеющих выходы с весами от Щчнп= 1 до mi у преобразователя 1 и от w м„и= 1 до w маке = = Ρι у преобразователя 2. Выходы преобразователей 1 и 2 подключены попарно к входам элементов И 3, число которых η — 1, где η — величина порога мажоритарного логического элемента, образуя все неповторяющиеся комбинации весов их выходов, сумма которых одинакова и равна η — величине порога. Выходы элементов 3, а также выход преобразователя 1 при нечетft 4-1 ном п с весом ж = т} = η = —подключены .к входам выходного элемента ИЛИ 4, выход которого является выходом мажоритарного логического элемента.
Каждый из преобразователей весов и Pi входов и все последующие состоят из двух преобразователей 5 и 6 весов rrii и р{ входов с равным или отличающимся на единицу числом входов, сумма которых равна числу входов данного преобразователя, и с выходами с весами от 1 до величины, равной числу входов. Выходы преобразователей весов тг и pt входов попарно подключены к входам групп элементов И 7, число групп определяется числом выходов данного преобразователя (/) с весами от 2 до (mj+pi—1), образуя в каждой группе все неповторяющиеся комбинации весов выходов преобразователей весов m-L и рг входов (5 и 6), сумма которых одинакова и равна весу одного из выходов данного преобразователя (У) в пределах от 2 до (mi + pi—1). Выходы элементов И 7 каждой группы и выходы преобразователей весов mi и рг· входов (5 и 6) с весом, равным сумме весов выходов преобразователей, подключенных к входам каждого элемента И данной группы, подключены к входам элемента ИЛИ 8, выход которого является одним из выходов данного преобразователя (7) с соответствующим весом. Для образования выхода дан ного преобразователя 1 с весом т, + р. выходы преобразователей весов т, и рг- входов с весами и рг соответственно подключены к входам элемента И 9, выход которого и является выходом данного пре- 5 образователя (7) с весом m.i+pi, а выходы преобразователей весов т, и входов (5 и
6) с весакми, равными I, подключены к входам элемента ИЛИ 10, выход которого является выходом данного преобразователя 10 (7) с единичным весом.
Устройство работает следующим образом.
При поступлении на его входы d единичных сигналов, из которых άγ поступает на входы преобразователя 1 весов входов 1 и Ф2 — на входы преобразователя 2 весов pi входов, на всех выходах преобразователя 1 с весами, меньшими или равными di, и на всех выходах преобразователя 2 с весами, меньшими или равными d2, появляются единичные сигналы. Если величина порога мажоритарного элемента d, то единичные сигналы появляются на обоих входах только одного элемента 3, подключенного к выходу преобразователя 1 с весом di и к выходу преобразователя 2 с весом d2, что вызывает на его выходе и на выходе элемента ИЛИ 4 появление единичного сигнала. Если d больше величины порога мажоритарного элемента, то единичные сигналы появляются на обоих входах нескольких элементов И 3, что вызывает на их выходах и на выходе элемента ИЛИ 4 появление единичного сигнала. Если все единичные сигналы поступают на входы преобразова, л — 1 теля 1 с числом входов —— (при не* четном п), то единичный сигнал появляется на выходе мажоритарного элемента только при появлении единичного сигнала на его выходе с весом, равным числу входов. При этом число единичных сигналов равно порогу мажоритарного элемента. Таким образом, каждый раз, когда число единичных сигналов на входах мажоритарного логического элемента больше или равно величиц J не его порога (η = —~— при нечетном п и η = п/2+1 при четном га) на выходе элемента ИЛИ 4 появляется единичный сигнал.
Таким образом, данный мажоритарный логический элемент имеет большие функциональные возможности по сравнению с 55 прототипом за счет увеличения числа его входов.
Claims (2)
- пени попарно подключены к входам формировател заданного порога второй ступени , выходы которого подключены попарно к входам элементов И с выходами, .подключенными к входам выходного элемента ИЛИ 2. Недостаток данного мажоритарного логического элемента заключаетс в ограниченном числе его входов, что сужает функциональные возможности элемента. Целью изобретени вл етс расширение функциональных возможностей логического элемента. Дл достижени цели в мажоритарный логический элемент, содержащий преобразователи весов двух входов, формирователи наборов весов первой ступени и выходной элемент ИЛИ, выход которого вл етс выходом элемента, введены два преобразовател весов /2 входов или входов при нечетном п (п - число .входов мажоритарного элемента), имеющих выходы с весаМИ от 1 до величины, равной числу входов преобразовател , подключенные попарно к входам элементов И, число которых на единицу меньше величины порога элемента, образу все неповтор ющиес комбинации весов выходов этих преобразователей , сумма которых равна -величине порога элемента, причем выходы элементов тлf 4- 1 И и выход преобразовател весов -входов с весом - подключены к входам ВЫХОДНОГО элемента ИЛИ, а также преобразовател весов mi и р; входов, -имеюЩие выходы с весами от 1 до величины, равной числу входов преобразовател . Пр,и этом каждый из введенных преобразователей содержит два преобразовател весов mj и р входов с равным и отличающимс на единицу числом входов, сумма которых равна числу входов данного преобразовател , выходы преобразователей весов mi и Pi входов подключены попарно к входам групп элементов И, образу в группе все «еповтор ющиес комбинации весов выходов преобразователей весов mi и р, входов, сумма которых одинакова и равна весу одного из выходов данного преобразовател в пределах от 2 до величины, на единицу меньшей числа его входов, выходы элементов И каждой груплы и выходы преобразователей весов nii и Pi входов, вес которых равен сумме весов выходов, подключенных к входам каждого элемента И данной группы, подключены к входам элемента ИЛИ, выход которого вл етс одним з выходов данного преобразовател с соответствующим весом, выходы преобразователей весов /П{ и Pi входов с единичными весами подключены к входам элемента ИЛИ, выход которого вл етс выходом данного преобразовател с единичным весом, а выходы с весами, равными числу входов,- к входам элемента И, выход которого вл етс выходом данного преобразовател с весом, равным числу входов данного преобразовател . Иа фиг. I представлена структурна схема мажоритарного логического элемента дл случа четного числа входов; на фиг. 2 - дл случа нечетного числа входов; на фиг. 3 - схема его реализации дл дес ти входов. Малшритарный логический элемент состоит из двух преобразователей / и 2 -Ы весов mi /2 ( нечетном п - число входов элемента) входов и р; /2 п- при нечетном п | входов, имеющих выходы с весами от и;мип 1 до 1 макс mij преобразовател / и от w „|,и 1 ДО tw макс PI у преобразовател 2. Выходы преобразователей 1 } 2 подключены попарио к входам элементов И 3, число которых т - 1, где 11 - величина порога мажоритарного логического элемента, образу все неповтор ющиес комбинации весов их выходов, сумма которых одинакова и равна г - величине порога. |Выходы элементов 3, а также выход преобразовател / при нечетном с весом ж Ш т) ---подключены ,к входам выходного элемента ИЛИ 4, выход которого вл етс выходом мажоритарного лопического элемента. Каждый из преобразователей весов т и PI входов и все последующие состо т из двух преобразователей 5 и 6 весов гпг и PJ входов С равным или отличающимс на единицу числом входов, сумма которых равна числу входов данного преобразовател , и с выходами с весами от I до величины, равной числу входов. Выходы преобразователей весов m-i и р; входов попарно подключены к входам групп элементов И 7, число групп определ етс числом выходов данного преобразовател (/) с весами от 2 до (mi + p-;-1), образу в каждой группе все неповтор ющиес комбинации весов выходов преобразователей весов mi и р входов (5 и 6), сумма которых одинакова и равна весу одного из выходов данного преобразовател (;/) в пределах от 2 до (Шг + рг-1). Выходы элементов И 7 каждой группы и выходы преобразователей весов гПг и PJ- входов (5 и б) с весом, равным сумме весов выходов преобразователей , подключенных к входам каждого элемента И данной группы, подключены к входам элемента ИЛИ 8, выход которого вл етс одним из выходов данного преобразовател (/) с соответствующим весом. Дл образовани выхода данHoro преобразовател 1 с весом nii + pi выходы преобразователе весов т, п р, входов с весами т; и pi соответственно подключены к входам элемента И 9, выход которого и вл етс выходом данного преобразовател (/) с весом tni + pi, а выходы преобразователей весов т :и pi входов (5 п б) с весами, р|а.в«Ы|Ми 1, подключены к входам элемента ИЛИ 10, выход которого вл етс выходом данного преобразовател ( :/) с единичным весом. Устройство работает следующим образом . При поступлении на его входы d единичных сигналов, из которых di поступает на входы преобразовател 1 весов Ш входов / и - на ВХОДЫ преобразовател 2 весов PI входов, на всех выходах преобразовател 1 с весами, меньшими или равными di, и на всех выходах преобразовател 2 с весами, меньш-ими или равнымИ d, по вл ютс единичные сигналы. Если величина порога мажоритарного элемента d, то единичные сигналы по вл ютс на обоих входах только одного элемента 3, подключенного к выходу преобразовател / с весом di и к выходу иреобразовател 2 с весом d, что вызывает на его выходе и на выходе элемента ИЛИ 4 по вление единичного сигнала . Если d больше величины порога «мажоритарного элемента, то единичные сигналы по вл ютс на обоих входах нескольких элементов И 3, что вызывает на их выходах и на выходе элемента ИЛИ 4 по вление единичного сигнала. Если все единичные сигналы поступают на входы преобразова ( . тел 1 с числом входов (при нечетном п), то единичный сигнал по вл етс на выходе мажоритарного элемента только при по влении единичного сигнала на его выходе с весом, равным числу входов. При этом число единичных си1гналов равно порогу мал оритарного элемента. Таким образом , каждый раз, когда число единичных сигналов на входах мажоритарного логического элемента больше «ли равно величип + I не его порога (т при нечетном п и Т1 /2+1 при четном п) на выходе элемента ИЛИ 4 по вл етс единичный сигнал. Таким образом, данный мажоритарный логический элемент имеет большие функциональные возможности по сравнению с прототипом за счет увеличени числа его входов. Формула изобретени Мажоритарный логический элемент, содержаш ,ий преобразователи весов двух входов , формирователи наборов весов первой ступени и выходной элемент ИЛИ, выход которого вл етс выходом элемента, о тл и ч а ю ш, и и с тем, что, с целью расширени его функциональных возможностей, в него введены два преобразовател весов и 1 /2 ВХОДОВ ИЛИ -л- ВХОДОВ при нечетном п (п - число входов мажоритарного элемента ) , имеюших выходы с весами от 1 до величины, равной числу входов преобразовател , подключенные попарно к входам элементов И, число которых на единицу меньше величины порога элемента, образу все неповтор юш,иес комбинации весов выходов этих Преобразователей, сумма которых равна величине порога элемента, причем выходы элементов И и выход преобра11+1fi + зовател весов входов с весом -х- подключены к входам выходного элемента ИЛИ, а преобразователи весов mi и Pi входов, имеющие выходы с весами от 1 до величины, равной числу входов преобразовател , при этом каждый из введенных преобразователей содержит два преобразовател весов tHi и Pi входов с равным или отличающимс на единицу числом входов, сумма которых равна числу входов данного преобразовател , выходы преобразователей весов т,- и р входов подключены попарно к входам групп элементов И, образу в каждой группе все неповтор ющиес комбинации весов выходов преобразователей весов Ш; и Pi входов, сумма которых одинакова И равна весу одного из выходов данного преобразовател в пределах от 2 до величины , на единицу меньшей числа его входов , выходы элементов И каждой группы и выходы преобразователей весов гщ и pi входов , вес которых равен сумме весов выходов , подключенных к входам каждого элемента И данной группы, подключены к входам элемента ИЛИ, выход которого вл етс одним из выходов данного преобразовател с соответствующим весом, выходы преобразователей весов mi и pi входов с единичными весами подключены к входам элемента ИЛИ, выход которого вл етс выходом данного преобразовател с единичным весом, а выходы с весами, равными числу входов, - к входам элемента И, выход которого вл етс выходом данного преобразовател с весом, равным числу входов данного преобразовател . Источники информации, прин тые во внимание при экспертизе: 1.Ф. Селлерс, Методы обнаружени ошибок в работе ЭЦВМ, пер. с англ., М., «Мир, 1972, с. 85, фиг. 4.20.
- 2.За вка 1945420/18-21, кл. Н 03 К 19/42, 1973, по которой прин то решение о ыдаче авторского свидетельства.Af S.X,fГГ:,Wm,Щг-РгnpeoSpa c ame.-jt, SecoSP - Ш; №2т2г1,;,,;..,.. I i peo5pa.,-b ecoS p--Xnfl + 1t- 2||УЦ г-L.-,.- S(w ifrJIV 2 I ilpeoffpajoSame/ib SecoS 5 SxoaoS
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782678413A SU771876A1 (ru) | 1978-10-30 | 1978-10-30 | Мажоритарный логический элемент |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782678413A SU771876A1 (ru) | 1978-10-30 | 1978-10-30 | Мажоритарный логический элемент |
Publications (1)
Publication Number | Publication Date |
---|---|
SU771876A1 true SU771876A1 (ru) | 1980-10-15 |
Family
ID=20791078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782678413A SU771876A1 (ru) | 1978-10-30 | 1978-10-30 | Мажоритарный логический элемент |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU771876A1 (ru) |
-
1978
- 1978-10-30 SU SU782678413A patent/SU771876A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU771876A1 (ru) | Мажоритарный логический элемент | |
SU780001A1 (ru) | Преобразователь двоичного кода в единичный позиционный код | |
SU1058064A1 (ru) | Устройство преобразовани весов входов | |
SU665303A1 (ru) | Устройство дл перебора сочетаний | |
SU1078620A1 (ru) | Многопороговый логический элемент | |
SU683025A1 (ru) | Мажоритарный логический элемент | |
SU406199A1 (ru) | УСТРОЙСТВО дл ОПРЕДЕЛЕНИЯ ЗНАКА ИЗМЕНЕНИЯ ФУНКЦИИ | |
SU999048A1 (ru) | Число-импульсный квадратичный преобразователь | |
SU366562A1 (ru) | Логическое устройство для распределения импульсов | |
SU368598A1 (ru) | Преобразователь двоично-десятичного кода «12222» в унитарный код | |
RU1786657C (ru) | Счетчик импульсов в минимальных Р-кодах Фибоначчи | |
SU1753465A2 (ru) | Генератор систем базисных функций аристова | |
SU830390A1 (ru) | Устройство дл обнаружени ошибокВ пАРАллЕльНОМ -РАзР дНОМ КОдЕС пОСТО ННыМ BECOM | |
SU840889A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU922740A1 (ru) | Частотно-импульсное множительно-делительное устройство | |
SU898467A1 (ru) | Устройство дл считывани графической информации | |
SU924848A1 (ru) | Преобразователь "код-мощность | |
SU752214A1 (ru) | Преобразователь временных интервалов в цифровой код | |
SU1311021A1 (ru) | Аналого-цифровой преобразователь с самоконтролем | |
SU785865A1 (ru) | Устройство дл преобразовани параллельного кода в последовательный | |
SU371681A1 (ru) | УСТРОЙСТВО дл ПРЕОБРАЗОВАНИЯ ЦИФРОВЫХ КОДОВ В ЧАСТОТУ | |
SU951716A1 (ru) | Дес тичный счетчик | |
SU643865A1 (ru) | Устройство дл решени неравенств | |
SU879581A1 (ru) | Преобразователь кодов | |
SU560222A1 (ru) | Устройство дл преобразовани двоичного кода в код гре и обратно |