SU766001A1 - Analogue-code converter - Google Patents
Analogue-code converter Download PDFInfo
- Publication number
- SU766001A1 SU766001A1 SU782680010A SU2680010A SU766001A1 SU 766001 A1 SU766001 A1 SU 766001A1 SU 782680010 A SU782680010 A SU 782680010A SU 2680010 A SU2680010 A SU 2680010A SU 766001 A1 SU766001 A1 SU 766001A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- analog
- memory register
- digital
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
Предлагаемое изобретение относитс к информационно-измерительной техт ник1г, котора занимаетс созданием быстродействующей и высокоточной аппаратуры дл преобразовани аналрговых величин в цифровой код. Известен преобразователь напр же ни в код, в котором увеличение точности аналого-цифрового преобразовани обеспечиваетс за счет автоматической коррекции погрешностей, возни какнцих в процессе преобразовани 1 Известен так же преобразователь напр жени в код, содержащий двухпозиционный переключатель, аналогоцифровой (АЦП) и цифроаналоговые (ЦАП) преобразователи, вычислительны блок, блок пам ти, электронные ключи блок управлени , цифровую индикацию и регистрацию и св зи между ними. Особенность данного устройства со тоит в том, что оно реализует некоторый единичный повтор гсщийс процес при котором погрешности аналого-цифрового преобразовани последовательн корректируютс до уровн , определ ющего заданную точность преобразовани Измерительный -процесс сходитс , если передаточна характеристика АЦП . f(x) такова, что дл всех х.,- е (х ) в рабочем диапазоне устройства аведливо условие (-i) Дл скорости сходимости указанного рационногй измерительного процессправедливо соотношение: , И1) где 5 - цифровой .эквивалент истинного Кбез погрешностей) значени входной величины; - коды, полученные и-- V м в результате проведени соответственно И- 1 и и итераций. Разность (5у| 5 есть ни что иное, величина абсолютной погрешности еделени кода измер емой величины каждой итерации. Очевидно, что больше (абсолютна погрешность образовани , тем больше число итеий дл достижени требуемой точноснеобходимо будет провести 2.The present invention relates to an information-measuring technology that is concerned with the creation of high-speed and high-precision equipment for converting analog values into a digital code. The converter is known, for example, in a code in which an increase in the accuracy of the analog-digital conversion is provided by automatically correcting errors as it happens during the conversion process 1 The voltage converter in the code containing a two-position switch, analog-to-digital (ADC) and digital-analog (DAC) is also known a) converters, computational unit, memory unit, electronic keys, control unit, digital indication and registration, and communications between them. The peculiarity of this device is that it realizes some single repetition of the entire process in which the errors of the analog-digital conversion are corrected to a level that determines the specified conversion accuracy. The measurement process converges if the transfer characteristic of the ADC is. f (x) is such that condition (-i) is valid for all x., - e (x) in the operating range of the device. For the convergence rate of the specified rational measuring process, the following is valid:, I1) where 5 is the digital equivalent of the true C) without errors) value input value; - codes received and-- V m as a result of conducting, respectively, I-1 and and iterations. The difference (5у | 5 is nothing else, the magnitude of the absolute error of the code of the measured value of each iteration. Obviously, the greater (the absolute error of formation, the greater the number of tests to achieve the required accuracy 2).
Недсстатком этого преобразователи вл етс низкое быстродействие при больших значени х погрешностей тракта аналого-цифрового преобразовани .The disadvantage of this transducer is low speed with large values of the errors of the analog-to-digital conversion path.
Цель изобретени - повышение быстродействи и точности преобразовани аналоговой величины.The purpose of the invention is to increase the speed and accuracy of analog value conversion.
Поставленна цель достигаетс тем, что в Преобразователь аналог-код, содержащий переключатель, входы которог соединены соответственно с входной ши ной, с первым выходом блока управлени и с выходом цифроаналогового преобразовател , а выход с первым входом аналого-цифрового преобразовател , второй вход которого соединен со вторым выходом блока управлени , первый -регистр пам ти введены первый, второй « третий сумматоры, второй и третий регистры, множительный блок, делительный блок, причем выход аналого-цифрового преобразовател соединен с первыми.входами первого регистра пам ти и первого сумматора, второй вход которого соединен с выходом первого регистра пам ти, а выход с первыми входами множительного блока и делител ного блока, второй и третий вход которого соединены соответственнос третьим выходом блока управлени и с выходом второго сумматора, а выход через множительный блок соединен с первым входом третьего сумматора, второй вход которого соединен с пер-, выми входами второго сумматора и третьего регистра пам ти и с выходом второго регистра пам ти,а выход со входом цифроаналогового преобразрвател и с первым входом второго регистра пам ти, второй вход которого соединен с четвёртым выходом Ълока управлени , п тый выход которого соединен со вторым входом первого регистра пам ти, а шестой выход со вторым. входом третьего регистра пам ти, выход которого соединен со вторым входом второго сумматора.The goal is achieved by the fact that in the Converter there is an analog-code containing a switch, the inputs of which are connected respectively to the input bus, to the first output of the control unit and to the output of the digital-to-analog converter, and the output to the first input of the analog-digital converter, the second input of which is connected to the second output of the control unit, the first register of memory, the first, second, third adders, second and third registers, the multiplier unit, the dividing unit, and the output of the analog-to-digital converter connection with the first inputs of the first memory register and the first adder, the second input of which is connected to the output of the first memory register, and the output to the first inputs of the multiplying unit and the splitter, the second and third input of which are connected to the third output of the control unit and to the output the second adder, and the output through the multiplying unit is connected to the first input of the third adder, the second input of which is connected to the first, second inputs of the second adder and the third memory register and to the output of the second memory register, and the output from the input a digital input converter and a first input of the second memory register, the second input of which is connected to the fourth output of the control unit, the fifth output of which is connected to the second input of the first memory register, and the sixth output to the second. the input of the third memory register, the output of which is connected to the second input of the second adder.
На чертеже представлена блок-схема преобразовател аналог-код.The drawing shows a block diagram of the analog-code converter.
Схема содержит переключатель 1,, аналого-цифровой преобразователь (АЦП) 2, первый 3, второй 4 и третий 5 регистры пам ти, множительный блок б, делительный блок 7, первый 8, второй 9, третий 10 сумматоры, цифроаналоговый преобразователь .(ЦАП) 11 и блок12 управлени . The circuit contains switch 1, analog-to-digital converter (ADC) 2, first 3, second 4 and third 5 memory registers, multiplier block b, dividing block 7, first 8, second 9, third 10 adders, digital-to-analog converter. ) 11 and block 12 controls.
Устройство работает следующим образе .The device works as follows.
В исходном состо нии преобразователь 2, регистры 3,4 и 5 устанавливаютс в нулевое положение, переключатель 1 - в такое положение, при котором преобразуема величина подводитс ко входу преобразовател 2, а на выходе делительного блока 7 устанавливаетс код единицы.In the initial state, the converter 2, the registers 3,4 and 5 are set to the zero position, the switch 1 to the position at which the value to be converted goes to the input of the converter 2, and the unit code is set at the output of the dividing block 7.
С помощью преобразовател 2 производитс аналого-цифровое преобразование входной величины х. Результат преобразовани , выраженный в определенгном коде о и названный намикодом нулевого приближени , через сумматоры 8 и 10, а также множительный блок б вводитс преобразователем 11 и затем переписываетс в регистр 4 пам .ти, после чего Зо записываетс также в регистр 3. Из регистра 4 код Vo переписываетс далее в регистр 5 пам ти .Using converter 2, an analog-to-digital conversion of the input value x is performed. The result of the conversion, expressed in the definitive code o and called by our zero-approximation code, through the adders 8 and 10, as well as the multiplier block b is entered by the converter 11 and then rewritten into memory register 4, after which Zo is also written into register 3. Out of register 4 the Vo code is rewritten further in memory register 5.
Передаточна характеристика цифроаналогового преобразовател 11 выбрана такой, что образующа с в результате аналогового преобразовани на его йыходе однородна с х аналогова величина с заданной степенью точности равна воздействукнцему на ЦАП коду.The transfer characteristic of the digital-to-analog converter 11 is chosen such that, as a result of the analog conversion, on its output, the homogeneous analogue value with a given degree of accuracy is equal to the effect on the DAC code.
Во втором такте переключатель 1 переводитс в положение, при котором выход ЦАП подключаетс ко входу АЦП. Производитс аналого-цифровое преобразование сигнала ЦАП, равного как уже указывалось коду %. Результат аналого-цифрового преобразовани (Vo) алгебраически складыва сь с кодом Зо в сумматорах 8 и далее 10, образует код j первого приближени . Полученный на выходе сумматора 10 код о вводитс сначала в ЦАП, а затем переписываетс в регистр 4 пам ти. Результат же (о) аналого-цифрового преобразовани выходной величины ЦАП с выхода АЦП переписываетс в регистр 3 пам ти.In the second cycle, switch 1 is shifted to the position in which the output of the DAC is connected to the input of the ADC. Analog-to-digital conversion of the DAC signal is made, which is equal to the code% already indicated. The result of the analog-to-digital conversion (Vo) is algebraically added to the code Зо in adders 8 and further 10, forms the first approximation code j. The code o obtained at the output of the adder 10 is entered first into the DAC, and then rewritten into memory register 4. The result (o) of the analog-digital conversion of the output value of the D / A converter from the output of the ADC is rewritten into memory register 3.
После установлени на выходе ЦАП 11 новой величины, соответствующей коду первого приближени , в третье такте/ производитс аналого-цифровое преобразование. Результат преобразовани () суммируетс в сумматоре 8 с хран щимис в регистре 3 результатом f(o). Разность f(%) - fCS) с выхода сумматора 8 поступает на вход блока 7. На другой его вход (вход числа-делимого ) с выхода сумматора 9 поступает разность (% - V ) кодов, хран )цихс соответственно в регистрах 5 и 4 пам ти. В результате обработки указанных разностей, на выходе блока 7 вместо кода единицы устанавливаетс код, равный отношению -9 ,After a new value, corresponding to the first approximation code, is established at the output of the DAC 11, the analog / digital conversion is performed in the third cycle. The result of the conversion () is summed in adder 8 with the result f (o) stored in register 3. The difference f (%) - fCS) from the output of the adder 8 is fed to the input of block 7. At its other input (input number-divisible) from the output of the adder 9, the difference (% - V) of the codes stored) cix is received in registers 5 and 4 memory As a result of processing these differences, at the output of block 7, instead of the unit code, a code is set equal to the ratio -9,
В следующем такте переключатель 1 вновь подключает преобразуемую величину X ко входу АЦП. Результат ее аналого-цифрового преобразовани Jo суммируетс в сумматоре 8 с хран щимс в регистре 3 кодом i ( ) . Разность (J) о далее в блоке б умножа о -Ч-1In the next cycle, switch 1 again connects the converted value X to the input of the ADC. The result of its analog-to-digital conversion Jo is summed in adder 8 with code i () stored in register 3. Difference (J) about in the next block b multiplying o -CH-1
. Реетс на отношение. Reets on attitude
tVMeVf (.V1-)tVMeVf (.V1-)
зультат алгебраического суммировани с помощью сумматора 10 полученного произведени в блоке б с кодом , хран щимс в регистре 4, составл ет код Зд. второго приближени .As a result of algebraic summation with the help of the adder 10 of the obtained product, in the block b with the code stored in register 4, it is the code back. second approximation.
Процесс коррекции может быть -продолжен дл получени третьего результата приближени по данным 2. и -з . Дл этого код (о) предыдущего приближени отбрасываетс . То ест / из регистра 4 переписываетс в ре гистр 5 (вместо ). Код х,, получен ный на выходе сумматора 10, вводитс в ЦАП и затем переписываетс в ре- . гистр 4 (вместо ). Результат преоб разовани в код нового сигнала ЦАП (2) сначала участвует в опЕ|еделении нового отношени - после чего переписываетс в регистр 3 (вместо (J), Вновь определ етс код So (х преобразуетс в код) и результат третьего приближени наход т далее как: Действу аналогичным образом результат нового VI + 1 приближени получаемый на выходе сумматора 10, опр дел етс по следующей рекуррентной формуле:/ 2 Если к правой части добавить и от н ть X, где X - цифровой эквивалент истинного (без погрешностей значени преобразуемой величины и провод некоторые преобразовани можно получит ) |t /.1 ( СХ) Учитыва значени t и tg перепи шем последнее выражение в виде м,ыв ,.r |-«Va|v f Выпишем выражение (1), характеризук цее скорость сходимости-(или быст родействи ) прототипа в виде: h 1- -1NПоказатель степени при разности(ц -iit) определ ет скорость сходимости . итерационного процесса. Более высоко скоростью сходимости обладает тот итерационный процесс, у которого это показатель степени выше. Выражени (3) и (4) есть выражени , характеризующие скорости сходимости за вл емого устройства и прото типа. При этом итерационный процесс, характеризующийс соотношением (4) и реализуемый известным устройством, облсшает линейной сходимостью, так ,как указанный показатель степени при |разности (Зу - х) равен 1. Дл предлагаемого устройства этот показатель лучше (1,618), и следовательно, предлагаемое устройство обладает значительно большим бь1стродействием. Следует отметить, что дл частного случа , когда функци преобразовани АЦП (х) линейна (то есть могут иметь место только аддитив .на и мультипликативна погрешности ) предлагаемое устройство в отличие от известного во всех случа х скорректирует эти погрешности за одну итерацию. То есть результат первого же приближени в предлагаемом устройстве свободен от погрешностей АЦП. Формула ./изЪбретени Преобразователь аналог-код, содерч жащий переключатель, входыкоторого соединенные соответственно с входной шиной, с первым выходом блока управлени и с выходом цифро-аналогового преобразовател , а выход с первБМ входом аналого-цифрового преобразовател , второй вход которого соединен со вторым выходом блока управлени , первый регистр ; пам тиу отличающийс тем, что, с целью повышени быстродействи и точности преобразовани аналоговой величины введены первый, второй и третий сумматоры, второй и третий регистры, множительный блок, делительный блок, причем выход аналогоцифрового преобразовател соединен с первыми входами первого регистра пам ти и первого сумматора, второй вход которого соединен с выходом первого регистра пам ти, а выход с первыми входами множительного блока и делительного блока, второй и третий вход которого соединён соответственно с ретьим выходом блока управлени и с выходом второго сумматора, а выход . через множительный блок соединен с первым входом третьего сумматора, второй вход которого соединен с первыми входами второго сумматора и третьего регистра пам ти и с выходом второго регистра пам ти а выход со входо1 цифроаналогового преобразовател и с первым входом второго регистра пам ти , второй вход которого соединен с четвертым выходом блока управлени , п тый выход которого соединен со вторым входом первого регистра пам ти, а шестой выход со вторым входом третьего .регистра пам ти, выход которого соединен со вторым входом второго сумматора . Источники информации, прин тые во внимание при экспертизе 1.Алиев Т.Н. и др. Автоматическа коррекци погрешностей цифровых измерительных приборов, М., Энерги , 1975. 2.Авторское свидетельство СССР 219290, кл. Н 03 К 13/02, 03.01.67.The correction process can be continued to obtain the third approximation result from data 2. and-c. For this, the previous approximation code (o) is discarded. That eats / from register 4 is rewritten into register 5 (instead of). The code x ,, obtained at the output of the adder 10, is entered into the D / A converter and then rewritten into re-. gistr 4 (instead). The result of the conversion into the code of the new DAC signal (2) first participates in the definition of the new ratio — after which it is rewritten into register 3 (instead of (J), the code So is again determined (x is converted into code) and the result of the third approximation is found below How: Acting in a similar way, the result of the new VI + 1 approximation obtained at the output of adder 10 is determined by the following recurrence formula: / 2 If we add X from the right side, where X is the digital equivalent of the true value (without errors of the value of the transformed value and wire n which transformations can be obtained) | t /.1 (СХ) Taking into account the values of t and tg, we rewrite the last expression as m, yv, .r | - "Va | vf Write the expression (1), characterizing the convergence rate- of the prototype in the form: h 1- -1N The exponent at the difference (p-iit) determines the rate of convergence of the iterative process.The iterative process at which this exponent is higher has a higher convergence rate. Expressions (3) and (4) are expressions that characterize the rate of convergence of the device and prototype of the claimed device. In this case, the iterative process, characterized by the relation (4) and implemented by a known device, is linear convergence, as the indicated exponent at | difference (Zyx) is 1. For the proposed device, this indicator is better (1.618), and therefore, the proposed The device has a significantly higher performance. It should be noted that for the particular case when the ADC (x) transformation function is linear (i.e., only additive can take place and multiplicative errors), the proposed device, unlike the known one, will correct these errors in one iteration. That is, the result of the first approximation in the proposed device is free from ADC errors. Formula. / Analogue-code converter containing a switch, the inputs of which are connected respectively to the input bus, to the first output of the control unit and to the output of the digital-to-analog converter, and the output to the first-to-BMM input of the analog-digital converter, the second input of which is connected to the second output control block, first register; A memory characterized in that, in order to improve the speed and accuracy of analog value conversion, the first, second and third adders, second and third registers, multiplying unit, dividing unit are entered, the output of the analog-digital converter is connected to the first inputs of the first memory register and the first adder the second input of which is connected to the output of the first memory register, and the output to the first inputs of the multiplying unit and the dividing unit, the second and third input of which is connected respectively to the output output m control unit and the output of the second adder, and the output. through the multiplying unit is connected to the first input of the third adder, the second input of which is connected to the first inputs of the second adder and the third memory register and to the output of the second memory register and the output to input1 of the digital-analog converter and to the first input of the second memory register, the second input of which is connected to the fourth output of the control unit, the fifth output of which is connected to the second input of the first memory register, and the sixth output to the second input of the third memory register, the output of which is connected to the second input of the second adder. Sources of information taken into account in the examination 1. Aliyev T.N. et al. Automatic correction of errors of digital measuring instruments, M., Energie, 1975. 2. Author's certificate of the USSR 219290, cl. H 03 K 13/02, 03/01/67.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782680010A SU766001A1 (en) | 1978-11-01 | 1978-11-01 | Analogue-code converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782680010A SU766001A1 (en) | 1978-11-01 | 1978-11-01 | Analogue-code converter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU766001A1 true SU766001A1 (en) | 1980-09-23 |
Family
ID=20791708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782680010A SU766001A1 (en) | 1978-11-01 | 1978-11-01 | Analogue-code converter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU766001A1 (en) |
-
1978
- 1978-11-01 SU SU782680010A patent/SU766001A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Soenen et al. | An architecture and an algorithm for fully digital correction of monolithic pipelined ADCs | |
EP0698315A4 (en) | Algorithmic a/d converter with digitally calibrated output | |
JPS5873231A (en) | Analog-to-digital converter | |
US2950469A (en) | Analogue to digital conversion apparatus | |
US3311910A (en) | Electronic quantizer | |
SU766001A1 (en) | Analogue-code converter | |
CN115395953A (en) | Precise digital voltage waveform compensation method, electronic equipment and medium | |
JPS63107319A (en) | Polynomial division circuit on expanded galois field | |
JPS58222616A (en) | Digital-analog converting circuit | |
SU369700A1 (en) | DIGITAL VOLTMETER | |
SU1495993A1 (en) | Analog-to-digital converter | |
SU570068A1 (en) | Device for evaluating quadratic root | |
US11689212B2 (en) | Method of Vernier digital-to-analog conversion | |
SU813478A1 (en) | Graphic information readout device | |
SU822347A1 (en) | Computing voltage-to-code converter | |
SU677096A1 (en) | Digital voltage meter | |
SU771672A1 (en) | Device for computing logarithmic functions | |
SU834893A1 (en) | Device for converting analogue-to-code | |
SU1298920A1 (en) | Analog-to-digital converter | |
SU598128A1 (en) | Analogue storage | |
SU1013953A1 (en) | Exponential function computing device | |
RU1785076C (en) | Analog-to-digit converter | |
SU922760A2 (en) | Digital function generator | |
SU732922A1 (en) | Device for representing functions | |
KR0166153B1 (en) | Error position detecting circuit of error correction system |