SU765817A1 - Делительное устройство - Google Patents
Делительное устройство Download PDFInfo
- Publication number
- SU765817A1 SU765817A1 SU762392210A SU2392210A SU765817A1 SU 765817 A1 SU765817 A1 SU 765817A1 SU 762392210 A SU762392210 A SU 762392210A SU 2392210 A SU2392210 A SU 2392210A SU 765817 A1 SU765817 A1 SU 765817A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- controlled
- inputs
- adder
- input
- dividers
- Prior art date
Links
Landscapes
- Feedback Control In General (AREA)
Description
Изобретение относитс к измерительной и вычислительной технике и может быть применено в аналоговых, аналого-цифровых и цифровых системах . Известны делительные устройства, содержащие схему сравнени , декодирующий преобразователь и источник опорного сигнала . Недостатками этого устройства вл ютс низкое быстродействие и мала точность. Наиболее близким по техническому решению к предлагаемому вл етс делительное устройство, содержащее источник опорного сигнала, сумматор и умножитель 21 . Это устройство обладает узким ди апазрном преобразовател сигналов и Мсшой точностью. Цель изобретени - расширение ди пазона преобразуемых сигналов и повышение точности. Поставленна цель достигаетс те что в устройство дополнительно введены амплитудные анализаторы, управ л емые делители, сурлматоры, причем входы устройства соединены с входам первого и второго управл емых дели .телей и входами первого и BTOjjord а плитудных анализаторов, выходы которых соединены с управл ющими вxoдa ш соответственно первого и третьего, второго и четвертого управл емых делителей , причем выходы первого и второго управл емых делителей соединены с входами соответственно п того и шестого ;управл емых делителей через третий и четвертый амплитудные анализаторы и с первыгли входами соответственно первого и второго сумматоров , вторые входы которых соединены с выходами соответственно п того и шестого управл емых делителей, вход первого сумматора соединен с третьим входом второго сумматора, с первым входом умножител и через седьмой управл емый делитель с первым входом третьего сумматора, второй сумматор, умножитель, восьмой управл екий делитель, третий сумматор, дев тый управл емый делитель- соединены последовательно, а выход дев того управл емого делител соединен с первым входом четвертого сумматора , второй вход которого соединен чв рез дес тый управл емый делитель с входом четвертого амплитудного анализатора , управл ющие входы седьмого восьмого, дес того управл емых делит
телей соединены с выходом третьего амплитудного анализатора, управл емые входы п того и шестого управл емых делителей соединены с источником опорного сигнала, управл югдие входы дев того и шестого управл емых делителей соединены с выходом четвертого амплитудного анализатора.
На чертеже приведена структурна схема устройства.
Устройство содержит первый 1 и второй 2 амплитудные анализаторы, первый 3, второй 4, третий 5 и четвертый 6 управл емые делители, источник опорного сигнала 7, входные 8 и 9 и выходнукз 10 клемг/1ы, третий 11 и четвертый 12 амплитудные анализаторы , сумг аторы 13-16, п тый 17, шестой 18, седьмой 19, восьмой 20, дев тый 21 и дес тый 22 управл емые делители и умножитель 2 3.
Устройство работает следующим образом.
Входной сигнал с клеммы 8 приводит к срабатыванию амплитудного анализатора , вследствие чего измен ютс коэффициенты передачи управл емых делителей 3 и 5, а входной сигнал с 9, воздействующий аналогичным образом на амплитудный анализатор 2 приводит к установлению определенных значений коэффициентов передачи управл емых делителей 4 и 6.
При этом выполн ютс следующие соотношени :
U,--Ug.H,
V- Jib-4- 6 ;,
где К. К, Kg, K(j- коэффициенты передачи управл ег1ых делителей 3-6 соответственио .
Ь -ю 3 выходах управл емых делителей 3 и 4, выходной клемме .10 и сумматора 16 соответственно .
Если выбрать K(j, l/K5 , Кл К, то сигнал на выходной клемме lO устройства строго пропорционален и,, причем относительное изменение каждого из сигналов 1) получаетс за счет изменени коэффициентов Kq и К значительно меньшим, чем относительное изменение соответствующих сигналов Ug и U(j.
Сигнал U.J (делимое) поступает на входы амплитудного анализатора 11 и сумматора 13. В зависимости от величины . UJCИгнaлы с амплитудного анализатора 11 устанавливают определенные значени коэффициентов переда1чи управл емых делителей 17-21. Значени коэффициентов передачи управл емых делителей 20 и 22 устанавливаютс в зависимости от входного сигнала Уд (делител ), поступающего на входы амплитудного анализатора 12 и сумматора 14.
Сигналы на выходах сумматоров 13 и 14 описываютс соотношени ми
и.,-и,.,;
V 4U/So-U,9, 5 где Uy , U,j, и,-сигналы на выходах
источника 7 и сумматоров 13 и 14 соответственно;
17 2о -коэффициент передачи 0управл емых делителей
17 и 20.
На выходе умножител 23 действует сигнал
U2j, K2iU,. и,,,
, который через управл емый делитель 21 поступает на вход сумматора 15, где складываетс с выходным сигналом управл емого делител 18,
U2a-K,j,u,,. к,а,
где. , У- , коэффициенты пере. 0 дачи умножител 23 и управл емых-делителей 21 и 18.
Выходной сигнал сумматора 16 можно записать в виде
Ul6 U,,, ,
5 где Kj™ коэффициенты передачи управл емых делителей 22 и 19.
Если выбрать коэффициенты передачи блоков так, чтобы выполн лись соотношени
К -.-J .
,S8.,)-Vy,.(,
5 l
то выходной сигнал устройства на клемме 10 определ етс в виде
0 Vгде Д - методическа ошибка, величина которой зависит от диапазона изменени сигналов Urj, 114, числа уставок амплитудных анализаторов 11 и
12.
Если прин ть .относительное изменение выходного сигнала делительного устройства равным 1000, а относительQ ное изменение входных сигналов считать равными, то при 10 уставках в анализаторах 1, 2, 11, 12приведенна погрешность делительного устройства не превысит сотых долей процента.
Предложенное устройство позвол ет расширить диапазон изменени преобразуемых сигналов и повысить точность по сравнению с известными устройствами , за счет применени амплитудных анализатЬров на входах устройства и
0 управл емых делителей на входах и выходе его.
Схема отличаетс технологичностью, т.е. позвол ет в достаточно широких пределах выбирать значени коэффициентов передачи делителей (например,
Claims (1)
- Формула изобретенияДелительное устройство, содержащее источник опорного сигнала, сумматор, умножитель, отличающееся тем, что, с целью расширения .диапазона преобразуемых сигналов и повышения точности, в устройство дополнительно введены амплитудные анализаторы, управляемые делители, сумматоры, причем выходы устройства соединены с входами первого и второго управляемых делителей и входами первого и второго амплитудных анализаторов, выходы которых соединены с управляющими входами соответственно первого и третьего, второго и четвертого управляемых делителей, причем выходы первого и второго управляемых делителей соединены с входами соответственно пятого и шестого управляемых делителей через третий и четвертый амплитудные анализаторы и с первыми входами соответственно первого и второго сумматоров, вторые входы которых соединены с выходами соответственно пятого и шестого управляемых делителей, вход первого сумматора соединен с третьим входом второго сумматора, с первым входом умножителя и через седь мой управляемый делитель с первым входом третьего сумматора, второй сумматор, умножитель, восьмой управляемый делитель, третий сумматор', де15 вятый управляемый'делитель соединены .последовательно, а выход девятого управляемого делителя соединен с первым входом четвертого сумматора, второй вход которого соединен через де20 сятый управляемый делитель с входом четвертого амплитудного анализатора, управляемые входы седьмого, восьмого, десятого управляемых делителей соединены с выходом третьего ампли25 тудного анализатора, управляемые входы пятого и шестого управляемых делителей соединены с источником опорного сигнала, управляющие входы девятого и шестого управляемых дели- . :телей соединены' с выходом четвертого 30 амплитудного анализатора.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762392210A SU765817A1 (ru) | 1976-08-01 | 1976-08-01 | Делительное устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762392210A SU765817A1 (ru) | 1976-08-01 | 1976-08-01 | Делительное устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU765817A1 true SU765817A1 (ru) | 1980-09-23 |
Family
ID=20672638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762392210A SU765817A1 (ru) | 1976-08-01 | 1976-08-01 | Делительное устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU765817A1 (ru) |
-
1976
- 1976-08-01 SU SU762392210A patent/SU765817A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3500213A (en) | Sinewave synthesizer for telegraph systems | |
GB1524040A (en) | Digital signal processing system | |
US3617900A (en) | Digital frequency detecting system | |
GB1456104A (en) | Binary coded digital frequency synthesis | |
SU765817A1 (ru) | Делительное устройство | |
US3325721A (en) | Variable frequency changer with means for continuously changing phase of the input frequency signal | |
JPS5696213A (en) | Dividing/reading circuit for sine signal | |
GB1518006A (en) | Frequency-selective signal receiver | |
GB1462891A (en) | Digital filter | |
SU1103244A1 (ru) | Перемножитель низкочастотных сигналов | |
JPS5798040A (en) | Comparator for serial magnitude | |
JPS62132415A (ja) | くし形フイルタ | |
Townsend et al. | A single chip NMOS signal processor | |
SU636555A1 (ru) | Анализатор спектра электрических напр жений | |
GB1412010A (en) | Electrical filter | |
SU568937A1 (ru) | Система автоматического управлени | |
SU1522114A1 (ru) | Преобразователь действующего значени напр жени | |
SU530463A1 (ru) | Преобразователь частоты с переменным коэффициентом преобразовани | |
SU703826A1 (ru) | Многоканальный цифровой фильтр | |
SU1661969A1 (ru) | Цифровой фильтр с многоуровневой дельта-модул цией | |
SU449348A1 (ru) | Функциональный преобразователь | |
SU596971A2 (ru) | Многонакальный электронный анализатор | |
SU1589406A1 (ru) | Устройство дл измерени отклонени сигнал-помеха при частотной и фазовой манипул ции | |
SU1125618A2 (ru) | Устройство дл вычислени квадратного корн | |
SU984057A1 (ru) | Делитель частоты импульсов |