SU762210A1

SU762210A1 - Pulse distributor

Info

Publication number: SU762210A1
Application number: SU782589364A
Authority: SU
Inventors: Aleksandr V Shanin; Boris Ya Burdaev
Original assignee: Aleksandr V Shanin; Boris Ya Burdaev
Priority date: 1978-03-01
Filing date: 1978-03-01
Publication date: 1980-09-07

Description

Изобретение относится к области автоматики и вычислительной техники.

Известны распределители импульсов, содержащие в каждом канале триггер, элемент И-НЕ и два элемента И. К недостаткам известного устройства относится низкая помехоустойчивость .м·

Наиболее близким техническим решением к предлагаемому является распределитель импульсов,содержащий в каждом канале триггер, элемент И-НЕ и два элемента И, первый вход первого из которых соединен с соответствующей информационной входной шиной, а выход подключен к единичному входу триггера, счетный вход которого соединен с соответствующей выходной шиной и выходом элемента И-НЕ, первый вход которого подключен к первому входу второго элемента И и в первом канале к управляющей шине, а в остальных каналах к выходу второго элемента И предыдущего канала И·

Недостатком устройства является низкая помехоустойчивость.

Цель изобретения - повышение помехоустойчивости распределителя импульсов.

Указанная цель достигается за счет того, что в распределителе импульсов, содержащем в каждом канале триггер, элемент И-НЕ и два элемента И, первый вход первого из которых соединен с соответствующей информационной вход ной шиной, а выход подключен к единичному входу триггера, счетный вход которого соединен с соответствующей выходной шиной и выходом элемента ¹⁵ И-НЕ, первый вход которого подключен к первому входу второго элемента И и в первом канале к управляющей шине, а в остальных каналах к выходу второго элемента И предыдущего канала, введены инвертор, два дополнительных элемента И и элемент ИЛИ, первый вход которого соединен с выходом второго элемента И последнего канала, второй

762210 4 вход - с выходом первого дополнитель- выходе элемента И 6 последного элемента И и вторыми входами первых элементов И всех каналов, а выход подключен к первому входу первого дополнительного элемента Ии ₅ через инвертор к первому входу второго дополнительного элемента И, второй вход которого соединен с тактовой шиной, а выход подключен ко вторым входам элеметов И-НЕ всех каналов, второй вход ίο первого дополнительного элемента И соединен с шиной запуска, при этом в каждом канале единичный выход триггера подключен к третьему входу элемента И-НЕ, а нулевой выход - ко второму и входу второго элемента И.

На чертеже представлена функциональная схема распределителя импульсов.

Распределитель содержит тригге ры 1, элементы И-НЕ 2 , первые эле- 20 менты И 3, информационные входные шины 4, выходные шины 5, вторые элементы И 6, управляющую шину 7, инвертор 8, первый дополнительный элемент И 9, второй дополнительный эле- 25 мент И 10, элемент ИЛИ 11, тактовую шину 12, шину 13 запуска. Первый вход элемента И 3 в каждом канале соединен с соответствующей информационной входной Шиной 4, а выход подключен к еди- ’ зо Ничиому входу триггера 1, счетный вход · которого соединен с соответствующей выходной шиной 5 и выходом элемента И-НЕ 2, первый вход которого подключен к первому входу элемента И 6 и в пер- 35 вом канале к управляющей шине 7, а в остальных каналах к выходу элемента И 6 предыдущего какала. Первый вход элемента ИЛИ 11 соединен с выходом второго элемента И 6 последнего канала, 49 /второй вход - с выходом элемента И 9 и вторыми входами элементов И 3 всех каналов, а выход подключен к первому входу элемента И 9 и через инвертор 8 к первому входу элемента И 10, второй 45 вход которого соединен с тактовой шиной 12, а выход подключен ко вторым входам элементов И-НЕ 2 всех каналов. Второй вход элемента И 9 соединен с шиной 13 запуска. В каждом канале ₅θ единичный выход триггера 1 подключен к третьему входу элемента И-НЕ 2, а нулевой выход - ко второму входу элемента И 6.

Функционирование распределителя им- ₅₅ пульсов осуществляется следующим образом.

В исходном состоянии все триггеры’ 1 находятся в нулевом состоянии и на него канала сформирован единичный логический уровень. При этом на управляющую шину 7 подан единичный логический уровень. На выходе элемента ИЛИ 1.1 имеем единичный логический уровень, разрешающий ввод кода настройки по информационным входным шинам 4, и через инвертор 8 запрещающий опрос распределителя импульсов. Им11ульс записи, поступая на вход элемента И 9 по шине 13 запуска, осуществляет через элемент И 3 запись кода настройки в триггеры 1. При этом синхронно с пе — редним фронтом импульса записи, на выходе элемента И 6 последнего канала появляется нулевой логический уровень. Однако на выходе элемента ИЛИ 11 единичный логический уровень поддерживается сигналом с выхода элемента И 9 до окончания импульса записи. С окончанием импульса записи на выходе элемента ИЛИ 11 появляется нулевой логический уровень, запрещающий прохождение импульсов записи на выход элемента И 9, и через инвертор 8 открывающий элемент И Ю для прохождения тактовых импульсов на входы элементов И-НЁ 2. Формирование импульсов на выходах элементов И-НЕ 2 происходит в соответствии с содержимым кода настройки. Если триггер 1 данного канала находится в единичном состоянии, то с приходом очередного тактового импульса на выходе элемента И-НЕ 2 сформируется нулевой логический уровень с длительностью, равной длительности тактового импульса. Задний фронт выходного импульса, поступая на счетный вход триггера 1, переводит его в нулевое состояние. Таким образом, по окончании тактового импульса на входе элемента И-НЕ 2 сформируется нулевой логический уровень, запрещающий формирование выходного сигнала в данном канале на последующих тактах, а на выходе элемента И 6 сформируется единичный логический уровень, приводящий к появлению на выходе элемента И 6 сигнала, разрешающего обращение к следующему каналу. После того, как все каналы распределителя импульсов будут' опрошены, т.е. все триггеры 1 окажутся в нулевом состоянии, на выходе элемента И 6 последнего канала сформируется единичный логический уровень, который через элемент ИЛИ 11 откроет для прохождения импульсов записи элементы И 9, а элемент И. 10 в- этом случае закроется для прохождения тактовых импульсов.

Claims

Формула изобретения 5

Распределитель импульсов, содержащий в каждом канале триггер, элемент И-НЕ и два элемента И, первый вход первого из которых соединен с соответ- 10 ствующей информационной входной шиной, а выход подключен к единичному входу триггера, счетный вход которого соединен с соответствующей выходной шиной и выходом элемента И-НЕ, первый вход Й которого подключен к первому входу второго элемента И и в первом канапе к управляющей шине, а в остальных каналах к выходу второго элемента И предыдущего канала, отличающийся . 20 тем, что, с целью повышения помехоустойчивости, в него введены инвертор, два дополнительных элемента И и элемент ИЛИ, первый вход которого сое-гдинен с выходом второго элемента И 25 последнего канала, второй вход - с выходом первого дополнительного элемента И и вторыми входами первых элементов И всех каналов, а выход подключен к первому входу первого дополнительного элемента И и через инвертор к первому входу второго дополнительного элемента И, второй вход которого соединен с тактовой шиной, а выход подключен ко вторым входам элементов И-НЕ всех каналов, второй вход первого дополнительного элемента И соединен с шиной запуска, при этом в каждом канале единичный выход триггера подключен к третьему входу элемента И-НЕ, а нулевой выход ко второму входу второго элемента И.