RU1781683C - Устройство дл управлени выдачей команд - Google Patents

Устройство дл управлени выдачей команд

Info

Publication number
RU1781683C
RU1781683C SU904783587A SU4783587A RU1781683C RU 1781683 C RU1781683 C RU 1781683C SU 904783587 A SU904783587 A SU 904783587A SU 4783587 A SU4783587 A SU 4783587A RU 1781683 C RU1781683 C RU 1781683C
Authority
RU
Russia
Prior art keywords
inputs
output
group
elements
outputs
Prior art date
Application number
SU904783587A
Other languages
English (en)
Inventor
Елена Александровна Грабовская
Олег Борисович Грабовский
Олег Кимович Фомичев
Original Assignee
Центральное конструкторское бюро "Алмаз"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Центральное конструкторское бюро "Алмаз" filed Critical Центральное конструкторское бюро "Алмаз"
Priority to SU904783587A priority Critical patent/RU1781683C/ru
Application granted granted Critical
Publication of RU1781683C publication Critical patent/RU1781683C/ru

Links

Landscapes

  • Programmable Controllers (AREA)

Abstract

Изобретение относитс  к области автоматики и вычислительной.техники, в частности к устройствам дл  управлени  выдачей команд, и может быть использовано при построении устройств выдачи команд и программного контрол  их исполнени  в специализированных вычислительных и многофункциональных управл ющих системах . Цель изобретени  т повышение достоверности выдачи команд за счет исключени  возможности набора последующей команды до окончани  выдачи предыдущей и дискретного исполнени  команды с контролем и корректировкой ее выполнени . Устройство позвол ет в процессе выдачи команды объекту корректировать ее исполнение в случае отклонени  от нормы. Обеспечиваетс  блокировка устройства на врем  передачи команды. 5 ил.

Description

Изобретение относитс  к области автоматики и вычислительной техники, в частности к устройствам дл  управлени  выдачей команд и может быть использовано при построении устройства выдачи команд и программного контрол  их исполнени  в специализированных вычислительных и многофункциональных управл ющих системах .
Цель изобретени  - повышение достоверности выдачи команд за счет исключени  возможности набора последующей команды до окончани  выдачи предыдущей и дискретного исполнени  команды с контролем и корректировкой ее выполнени .
На фиг. 1 представлена функциональна  схема устройства; на фиг. 2 - конкретное техническое решение распределител  импульсов: на фиг.-3 - временные диаграммы , по сн ющие работу распределител  импульсов; на фиг. 4 - временные диаграммы , по сн ющие работу устройства при от- сутствии логических условий на входах логи- i ческих.условий устройства; на фиг. 5 - временные диаграммы, по сн ющие работу устройства при наличии логических условий на входах логических условий устройства.
Устройство дл  управлени  выдачей команд (фиг. 1) содержит первую 1.1-1.П и вторую 2.1-2.П группы формирователей, формирователь 3 импульса СБРОС, первую 4.1-4.п и вторую 5.1-5.П группы триггеров, первый 6, второй 7 и третий 8 триггеры, группу двоичных счетчиков 9.1-Э.п, счетчик 10, первый 11 и второй 12 шифраторы, первый 13 и второй 14 регистры, элемент задержки 15, мультиплексор 16, первый 17 и второй 18 коммутаторы, распределитель импульсов 19, пам ть 20, демультиплексор 21, генератор тактовых импульсов 22, первую 23.1-23.п - п тую 27.1-27.П группы элементов И, первый 28 - п тый 32 элементы И,
V8 00
00 Ы
первый 33 -дев тый 41 элементы ИЛИ, элемент ЗАПРЕТ 42, группу элементов НЕ 43, элемент ИЛИ-НЕ 44, группы входов 45 логических условий и группы информационных выходов 46.
Распределитель импульсов ,19 (фиг. 2) содержит элемент НЕ 47, триггер 48, счетчик 49, первый 50, второй 51, третий 52 и четвертый 53 элементы И, элемент ИЛИ 54, элемент ИЛИ-НЕ 55; первый 19.1, второй 19.2 и третий 19.3 синхровыходы, вход сброса 19.4, вход установки 19.5 и синхровход 19.6.
Устройство работает следующим образом .
В исходном-состо нии все элементы пам ти (триггеры, счетчики и регистры) обнулены . Установка элементов устройства в исходное состо ние осуществл етс  как автоматически, так и посредством формировател  3 импульса СБРОС, которым сбрасываютс  триггеры 5.группы, регистр 14, через элемент ИЛИ 36 - триггеры 4 группы и двоичные счетчики 9 группы, через элемент ИЛИ 39, - триггер 8, через элемент ИЛИ 38 - распределитель импульсов 19, триггер 7, счетчик 10 и регистр 13.
В исходном состо нии на пр мом выходе триггера 6 (Т-триггер) устанавливаетс  низкий потенциал (логический О). Если по каким-либо причинам после включени  устройства на выходе триггера 6 будет высокий потенциал (логическа  1), то импульс с выхода формировател  3 импульса СБРОС через элементы И 29 и ИЛИ 34 установит триггер 6 в исходное состо ние.
Дл  передачи команды определенному объекту оператор нажимает клавишу соответствующего формировател , например, 2.1, импульс с выхода которого проходит через элемент И 27.1, открытый высоким потенциалом с выхода элемента ИЛИ-НЕ 44, устанавлива  триггер 5.1 в единичное состо ние, при этом код 10...О, с выходов триггеров 5 группы поступает на информационные входы шифратора 12, который формирует код адреса объекта, который с выходов шифратора 12 поступает на информационные входы регистра 14. Кроме того, высоким потенциалом с выхода триггера 5.1 через элемент ИЛИ-НЕ 44 блокируютс  элементы И 27 группы, с целью предотвращени  случайной установки в единичное состо ние других триггеров 5 группы.
Дл  выдачи выбранному объекту дл  исполнени  определенной команды оператор нажимает клавишу соответствующе- го формировател , например, 1.1, импульс с выхода которого через элемент И 26,1 устанавливает в единичное состо ние триггер
4.1, который высоким потенциалом с пр мого выхода открывает элемент И 23.1. Кроме того, импульс с выхода формировател  1.1 через элемент ИЛИ 37 устанавливает (по
заднему фронту импульса) триггер 7 в единичное состо ние, который низким потенциалом с инверсного выхода блокирует элементы И 26 группы, с целью предотвращени  случайной установки в единичное состо ние других триггеров 4 группы.
Работа устройства в случае правильного исполнени  объектом команды, т.е. при поступлении на соответствующую группу входов 45 устройства нулевых логических
условий, по сн етс  временными диаграммами на фиг. 4.
Через элемент И 23.1 на счетный вход двоичного счетчика 9.1 поступают тактовые импульсы. В момент поступлени  второго
тактового импульса на выходе 2 двоичного счетчика 9.1 формируетс  импульс, которым открываетс  через элемент ИЛИ 33 элемент И 28, через открытый элемент И 24.1 - эле- мент.И 25.1, а чер&з элемент ИЛИ 40 - элемент И 30.
Импульс, сформированный триггером 6 из второго и третьего тактовых импульсов генератора тактовых импульсов 22, поступает через элемент И 30 на вход записи регистра 14, куда записываетс  код адреса объекта, открывает элемент И 31 и подключает информационные входы счетчика 10 через коммутатор 17 к выходам шифратора 11, на входы которого поступает код
10...О с выходов элементов И 25 группы, т.к. на соответствующий вход Открытого элемента И 25.1 поступает импульс с выхода элемента И 30.
Код адреса первой микрокоманды микропрограммы , поступающий на информационные входы счетчика 10,записываетс  в него по переднему фронту третьего тактового импульса, поступающего с выхода генератора тактовых импульсов 22 через
открытый элемент И 31 и элемент ИЛИ 41 на вход записи счетчика 10.
При поступлении четвертого тактового импульса на счетный вх од двоичного счетчика 9.1 на его выходе 4 формируетс  импульс , по которому закрываетс  через элемент НЕ 43.1 элемент И 24.1, запускаетс  элемент задержки 15 через элемент ИЛИ 35 и устанавливаетс  в единичное состо ние триггер 48 распределител  импульсов 19 по входу 19 5.
Импульсом с выхода элемента задержки 15 через элемент ИЛИ 36 сбрасываютс  триггеры 4 группы и двоичные счетчики 9 группы.
Четвертый и последующие тактовые импульсы с выхода генератора тактовых импульсов 22 поступают на синхровход 19.6 распределител  импульсов 19, который из последовательности тактовых импульсов формирует три последовательности тактовых импульсов (фиг. 3).
При поступлении первого тактового импульса на счетный вход счетчика 49 распределител  импульсов 19 на его выходе 1 формируетс  импульс, которым открываетс  элемент И 51, который пропускает на выход 19.1 распределител  импульсов 19 первый импульс тактовой последовательности Т1.
При поступлении второго тактового импульса на счетный вход счетчика 49 на его выходе 2 формируетс  импульс, которым открываетс  элемент И 52, который пропускает на выход 19.2 распределители импульсов 19 первый импульс тактовой последовательности Т2.
При поступлении третьего тактового импульса на счетный вход счетчика 49 на его выходах 1 и 2 будут высокие потенциалы открывающие элемент И 53, который пропускает на выход 19,3 распределител  импульсов 19 первый импульс тактовой последовательности ТЗ.
При поступлении четвертого тактового импульса на счетный вход счетчика 49 на его выходе 4 формируетс  импульс, по которому осуществл етс  сброс счетчика 49,
Формирование последовательностей тактовых импульсов Т1, Т2 и ТЗ заканчиваетс  при поступлении на вход 19.4 распределител  импульсов 19 импульса, по заднему фронту которого сбрасываетс  триггер 48. Низким потенциалом с пр мого выхода триггера 48 закрываетс  элемент И 50, а высоким потенциалом с инверсного выхода - сбрасываетс  счетчик 49.
На информационных выходах пам ти 20 формируютс  по нулевому адресу на адресных входах нулевые потенциалы. В данном случае выходы счетчика 10 подключаютс  через коммутатор 18 к первой группе информационных входов регистра 13.
По первому тактовому импульсу последовательности Т1 осуществл етс  запись адреса первой микрокоманды в регистр 13.
По первому импульсу последовательности Т2 осуществл етс  увеличение содержимого счетчика 10 на единицу (вход +1) и подключение выходов демультиплексора 21 (разрешающий вход ) к его входам, на которые с выходов 20.2 пам ти 20 поступает код первой микрокоманды.
По последнему адресу микрокоманды (в данном случае это адрес третьей микрокоманды ) на выходе 20.4 пам ти 20 формируетс  импульс, которым открываетс  элемент И 32, через который проходит третий импульс последовательности ТЗ и которым через элемент ИЛИ 38 сбрасываютс  счетчик 5 10, регистр 13, трип ер 48 распределител  импульсов 19 по входу 19.4 и триггер 7.
Таким образом, устройство готово к выдаче новой команды по прежнему адресу объекта. Дл  смены адреса объекта необхо- 0 димо осуществить сброс устройства посредством формировател  3 импульса СБРОС.
Работа устройства в случае отклонений от заданного цикла при исполнении объектом команды, т.е. при поступлении на входы
5 45 устройства не нулевых логических условий , по сн етс  временными диаграммами на фиг. 5.
По импульсу с выхода элемента И 31 в счетчик 10 записываетс  адрес первой мик0 рокоманды, который по первому импульсу последовательности Т1 записываетс  в регистр 13, по данному адресу из пам ти 20 (выход 20.2) через демультиплексор 21 с информационных выходов 46.1 устройства по
5 первому импульсу последовательности Т2 выдаетс  перва  микрокоманда. Допустим, что перва  микрокоманда стала выполн тьс  с отклонением от нормы, тогда на группу - входов логических условий 45.1 поступит
0 код отклонени  (логические услови ), при этом по второму импульсу последовательности Т1 в регистр 13 будет записан как код адреса второй микрокоманды, так и код логических условий. На адресные входы пам 5 ти 20 при этом поступает код адреса модифицированной микрокоманды. На выходе 20.3 пам ти 20 по вл етс  импульс, по которому устанавливаетс  в единичное состо ние триггер 8 и закрываетс  элемент
0 ЗАПРЕТ 42, а группа информационных выходов 20.1, на которых по вл етс  код адреса второй микрокоманды, подключаютс  через коммутатор 18 к первой группе инфор- , мационных входов регистра 13.
5 По второму импульсу последовательности Т2 модифицированна  микрокоманда выдаетс  объекту. Если отклонение скорректировано , то код логических условий нулевой и тогда адрес второй микрокоманды
0 записываетс  в регистр 13 по третьему импульсу последовательности Т1, По данному адресу на выходах пам ти 20 формируютс  код адреса третьей микрокоманды (выходы 20.1) и код второй микрокоманды (выходы
5 20.2), на остальных выходах - нулевые потенциалы .
По третьему импульсу последовательности Т2 осуществл етс  выдача второй микрокоманды в адрес объекта, а по третьему импульсу последовательности ТЗ осуществл етс  запись кода адреса третьей микрокоманды в счетчик 10 с выходов 20.1 пам ти 20 через коммутатор 17, при этом импульс записи с выхода 19.3 распределител  импульсов 19 поступает через открытый элемент ЗАПРЕТ 42 и через элемент ИЛИ 41 на вход записи счетчика 10. Код адреса третьей микрокоманды переписываетс  из счетчика 10 в регистр 13 по четвертому импульсу последовательности Т1 и выдаетс  объекту код микрокоманды по четвертому импульсу последовательности Т2. Допустим, что это была последн   микрокоманда микропрограммы, тогда на выходе 20.4 пам ти 20 сформируетс  импульс, которым откроетс  элемент И 32. По четвертому импульсу последовательности ТЗ будут обнулены счетчик 10, регистр 13, триггеры 7 и 48.
Таким образом, устройство позвол ет в процессе выдачи команды объекту корректировать ее исполнение в случае отклонени  от нормы, а также обеспечиваетс  блокировка устройства на врем  передачи команды.

Claims (1)

  1. Формула изобретени  Устройство дл  управлени  выдачей команд , содержащее генератор, выход которого соединен с входом первого элемента И и входами элементов И первой группы, выходы которых соединены с входами соответствующих счетчиков группы, первые выходы которых соединены с входами соответствующих элементов И второй группы и входами первого элемента ИЛИ, выход которого через первый элемент И соединен с входом второго элемента ИЛИ, выход которого соединен с входом первого триггера, выход которого соединен с входами второго и третьего элементов И, выход третьего элемента И соединен с входами элементов И третьей группы, выходы которых соединены с входами первого шифратора, третий элемент ИЛИ, выход которого соединен через элемент задержки с входом четвертого элемента ИЛИ, выход которого соединен с входами счетчиков группы и триггеров первой группы, выходы которых соединены с входами элементов И первой группы, формирователь импульсов сброса, выход которого соединен с входами четвертого элемента ИЛИ и через второй элемент И с выходом второго элемента ИЛИ, п тый и шестой элементы ИЛИ, выходы которых соединены с входами второго триггера, первый регистр, выход которого соединен с входом пам ти, второй регистр, вторую группу триггеров, четвертую группу элементов И, первую группу формирователей, вторые выходы
    счетчиков группы соединены через соответствующие элементы НЕ группы с входами элементов И второй группы, отличают, е е с   тем, что, с целью повышени  достоверности , в него введены распределитель импульсов, втора  группа формирователей, счетчик, мультиплексор, демультиплексор, второй шифратор, п та  группа элементов И, два коммутатора, три элемента ИЛИ, эле0 мент ЗАПРЕТ, два элемента И, элемент ИЛИ-НЕ, причем выход формировател  импульсов сброса соединен с входами триггера второй группы, второго регистра, шестого и седьмого элементов ИЛИ, выходы
    5 формирователей первой группы соединены с входами п того элемента ИЛИ и соответствующих элементов И четвертой группы, выходы которых соединены с входами соответствующих триггеров первой группы, вы0 ходы формирователей второй груп-пы соединены с входами элементов И п той группы, выходы которых соединены с входами соответствующих триггере в второй группы , выходы которых соединены с входами
    5 второго шифратора и через элемент ИЛИ- НЕ с входами элементов И п той группы, выход второго триггера соединен с входами элементов И четвертой группы, вторые выходы счетчиков группы соединены с входа0 ми третьего элемента ИЛИ, выходы которого, генератора и шестого элемента ИЛИ соединены с входами распределител  импульсов, выходы элементов И второй группы через восьмой элемент ИЛИ соеди5 нен с входом третьего элемента И, выход которого соединен с входами первого коммутатора , четвертого элемента И, второго регистра, выходы пам ти соединены с входами первого и второго коммутаторов,
    0 третьего триггера, элемента ЗАПРЕТ, де- мультиплексора и п того элемента И, выход первого шифратора соединены с входом первого коммутатора, выход которого соединен с входом счетчика, выход которого
    5 соединен с входом второго коммутатора, выход которого соединен с входом первого регистра, выход второго регистра соединен с входами мультиплексора и демультиплек- сора, выходы которого  вл ютс  выходами
    0 устройства, входы которого соединены с входами мультиплексора, выход которого соединен с входом первого регистра, выходы распределител  импульсов соединены с входами первого регистра, счетчика демуль5 типлексора, элемента ЗАПРЕТ и п того элемента И, выход которого соединен с входом шестого элемента ИЛИ, выход которого соединен с входами первого регистра и счетчика , выход элемента ЗАПРЕТ соединен с входами седьмого и дев того элементов
    ИЛИ. выход седьмого элемента ИЛИ - с ход генератора соединен с входом четверто- входом третьего триггера, выход которого го элемента И, выход которого соединен с соединен с входом элемента ЗАПРЕТ, вы- входом дев того элемента ИЛИ.
    т гщ
    25.7 26
    «(О
    л О«ACV
    li «& «l.t ч tl lit «л l.t « «л
    JЛJПJЯЛJlJПJlJTГLЛJlJTJaЛJ IЛ
    Фиг./
    О ч
    О(
    t.
    54
    (.1
    Л.4
    It
    8.4
    .4
    45.1
    $,«
    )1
    to
    il
    Ik
    to
    го t
    4M
    41. 4.J
    a.
    з
    , JL
    f
    П
    TJnj J4J LnJTJnJTJ4J l
    п
    л
    „ :ц
    ) мми CXX fcwx 0.1 A
    Л
    V
    Л
    fcos
    / .MwT
    У MMK
    /Q
    КО, &ткfa stftK X
    T4
    тг
    Ti
    A.
    m
    ja
    m
    .R
    JU
    сЬиг 1
    X fcwx 0.1
    V
    Л
    fcos
    У MMK
    КО, &ткfa stftK X
    A.
    m
    .R
    JU
SU904783587A 1990-01-17 1990-01-17 Устройство дл управлени выдачей команд RU1781683C (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU904783587A RU1781683C (ru) 1990-01-17 1990-01-17 Устройство дл управлени выдачей команд

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU904783587A RU1781683C (ru) 1990-01-17 1990-01-17 Устройство дл управлени выдачей команд

Publications (1)

Publication Number Publication Date
RU1781683C true RU1781683C (ru) 1992-12-15

Family

ID=21492158

Family Applications (1)

Application Number Title Priority Date Filing Date
SU904783587A RU1781683C (ru) 1990-01-17 1990-01-17 Устройство дл управлени выдачей команд

Country Status (1)

Country Link
RU (1) RU1781683C (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР Мг 1295369, кл.6 05 В 19/18.G 06 F15/46,1985. Авторское свидетельство СССР № 1492360, кл. G 08 С 19/28, 1987. *

Similar Documents

Publication Publication Date Title
RU1781683C (ru) Устройство дл управлени выдачей команд
GB905614A (en) Improvements in data processing systems
SU762210A1 (en) Pulse distributor
SU1156074A1 (ru) Устройство дл управлени с контролем
SU1208548A1 (ru) Устройство дл ввода информации
SU1295393A1 (ru) Микропрограммное устройство управлени
SU1293732A1 (ru) Устройство дл отладки программ
SU1198461A1 (ru) Устройство дл программного управлени
SU885986A1 (ru) Устройство дл ввода информации
SU1128240A1 (ru) Устройство дл ввода информации
SU1272333A1 (ru) Мультимикропрограммное устройство управлени с контролем
SU1619340A1 (ru) Микропрограммное устройство управлени программатора
SU1145342A1 (ru) Микропрограммное устройство управлени
SU1674350A1 (ru) Управл емый генератор импульсов
SU1075411A1 (ru) Распределитель импульсов
SU1159020A1 (ru) Микропрограммное устройство управлени (его варианты)
SU771873A1 (ru) Распределитель импульсов
SU514411A1 (ru) Устройство дл управлени шаговым двигателем
SU575645A2 (ru) Устройство дл срвнени следующих друг за другом чисел
SU663108A1 (ru) Реверсивный преобразователь распределитель импульсов
SU920640A1 (ru) Устройство дл программного управлени
SU622083A1 (ru) Устройство дл формировани команд
SU1478193A1 (ru) Перепрограммируемое устройство дл микропрограммного управлени
SU696441A1 (ru) Устройство дл сравнени и преобразовани двоичных чисел
SU646332A1 (ru) Устройство управлени вычислительной машины