SU762134A1

SU762134A1 - Цифровой фильтр 1

Info

Publication number: SU762134A1
Application number: SU782676329A
Authority: SU
Inventors: Georgij Tuzov; Vladimir V Gorshkov; Abdulkhanyan A Sulimanov
Original assignee: Georgij Tuzov; Vladimir V Gorshkov; Abdulkhanyan A Sulimanov
Priority date: 1978-10-06
Filing date: 1978-10-06
Publication date: 1980-09-07

Description

Изобретение относится к цифровым фильтрам для радиотехнических слепящих систем, в частности для цифровой системы ' слежения за задержкой псевдослучайного сигнала.

Известен цифровой интегратор, содержащий интеграторы, усилители и сумматоры (Г).

Однако точность этой системы при - . работе интегрирующего звена будет невысокой.

Известен цифровой интегратор, содержащий дискретное усредняющее устройство, сумматор, дискретный фазовращатель и цифровой интегратор, состоящий из реверсивного счетчика и преобразователя кода в частоту и.

Однако, в результате изменения входных параметров при переходе цифровой следящей системы (ЦСС) из режима захвата в режим слежения) указанное устройство обладает недостаточной помехоустойчивостью .

2

Цель изобретения - повышение помехоустойчивости.

Она достигается тем, что в цифровой фильтр, содержащий дискретное усредняю5 щее устройство, сумматор, дискретный фазовращатель и цифровой интегратор, / состоящий из реверсивного счетчика и · преобразователя кода в частоту, введе ны блок управления, дешифратор, эле10 менты И, трехвходовые элементы ИЛИ и дополнительные цифровые интеграторы, причел в каждый цифровой интегратор введены блок взятия модуля числа, включенный между разрядными выходами

15 реверсивного счетчика и управляющими входами преобразователя кода в частоту, делитель частоты и элементы И, первые входы которых соединены с выходом делителя частоты, а вторые входы объе20. динены с другими входами блока взятия модуля числа и подключены к выходам реверсивного счетчика, а в каждый дополнительный цифровой интегратор - двухвходовые элементы:

-Т ’Г

.. 3 7(321.

ИЛИ .подключ енныб к знаковы м входа м реверсивного счетчика, при этом каждый знаковый выход дискретного усредняющего устройства соединен через последовательно соединенные элемент И и трех- ₅входовой элемент ИЛИ с соответствую'"Щ^Г'ЗйакоБЫМ входом сумматора, через другой элемент И - с соответствующим знаковым входом каждого цифрового интегратора, вторые входы всех элемен— ¹⁰тов И подключены к выходам' блока уп"'“р^'Шт'ёййя," другие выходы которого подключены ко входу обнуления дискретного усредняющего устройства, к счетному входу преобразователя кода в частоту и 15 ко входу обнуления реверсивного счетчика каждого цифрового "Интегратора, выхо' ДНГкаЖдОГо предыдущего из которых соединены со знаковыми входами последующего цифрового интегратора, а выход по- 20 следнего цифрового интегратора - со вторыми входами трехвходовых элементов

7 ИЛИ, третьи входы которых подключеньг у двум первым выходам дискретного фазовращателя, третий выход которого сое- 25 Динен со входом блока управления, первый вход - с другим выходом блока управления, второй вход через дешифратор .....с разрядными выходами Сумматора, а

'“"рстаЖдае /входьт - с другими выходами 30

сумматора. ..................

На чертеже, представлена структурная электрическая схема цифрового фильтра (количество цифровых интеграторов п=2 .).

Устройство состоит из дискретного усредняющего устройства 1, элементов 2-7 И, цифровых интеграторов 8 и 9,

. каждый ЙЗ'которых содержит реверсивный счетчик 10, блок 11 взятия модуля _4θчисла, преобразователь 12 кода в частоту, делитель 13 частоты, элементы 14 и 15 Ии двухвходовые элементы 16 и 17 ИЛИ, трехвходовых элементов 18 и 19 ИЛИ, сумматора 20, выполнен- ₄₅

"^ "ίΐοϊο На реверсивном счетчике, дешифратора 2 Г/трехвходовом элементе И и блока 22 управления, а также дискретного фазовращателя 23.

Цифровой фильтр совместно с дискретным фазовращателем 23 в установившемся режиме (режиме слежения) работает следующим образом.

Ж входным

и Опорным сигналами, формирующийся й $$

усредняющийся в дискретном усредняющем устройстве 1, вводится с частотой

Р_ОПр в сумматор 20 и цифровые интеграторы 8 и 9 путам подачи импульсов

34 . 4

опроса и_опрс соответствующих выходов блока 22 управления соответственно на элементы 2-7 И,'после чего дискретное усредняющее устройство 1, обнуляется импульсами обнуления ^οδκ. с выхода блока 22 управления. Импульсы обнуления и_ойн. ^следуют с частотой Р_опр. .Другие выходы блока 22 управления используются как источники импульсов для преобразователя 12 кода в частоту. С выхода цифрового интегратора 8 на вход сумматора 20 поступают импульсы, частота следования которых пропорциональ-. на текущей первой производной входного отслеживаемого параметра, а с выхода цифрового интегратора 9 на входы циф- . рового интегратора 8 поступают импульсы, частота следования которых пропорциональна текущей второй производной входного отслеживаемого параметра. В' сумматоре 20 непосредственно после подачи импульсов опроса И_Опр может быть записано Ο,ΪΙ, ί 2. С выхода блока 22 управления на один вход дискретного фазовращателя 23 поступают импульсы Вдф^, частоты Рдфй с приходом которых происходит дискретное изменение фазы опорного сигнала согласно числу, записанному в сумматоре 20. При этом после каждого изменения фазы на величину дискрета подстройки происходит описывание единицы из сумматора 20 путем подачи из дискретного фазовращателя 23 импульса на элемент 18 или 19 ИЛИ, и при достижении нуля в сум^маторе 20 процесс дискретного измене- . ния фазы прекращается, что происходит * под действием сигнала с выхода дешифратора 21. Дешифратор 21 также не допускает процесс подстройки, если к приходу импульса в сумматоре 20

содержится нуль. Входными импульсами блока 22 управления, из которых формируются все его выходные импульсы, являются выходные импульсы дискретного фазовращателя 23.

В переходном режиме (режиме захвата) цифровой фильтр работает следующим образом.

В исходном состоянии блок 22 управления выдает с его выхода только импульсы обнуления с частотой Ропр.

на вход обнуления дискретного усредняю щего устройства 1, т.е. его выход отключен от остальной части цифрового фильтра, при этом реверсивные счетчики 10 находятся в нулевом состоянии под действием напряжения с выхода блока

762134

22 управления. Когда входной сигнал окажется в апертуре дискриминационной характеристики, на вход блока 22 управления поступит сигнал на подключение и изменение параметров цифрового фильт- 5 ра. В результате этого с выходов блока 22 управления начинают поступать импульсы опроса Ιΐοηρ с частотой %пр на элементы 2 и 3 И и импульсы Вдфр, с частотой Рдфь на дискретный фазо- 10 вращатель 23, а с реверсивных счетчиков 10 цифровых интеграторов 8 и 9 снимается запрет на счет, т.е. цифровой . фильтр оказывается включенным в систему слежения. 15

Последующую работу цифрового фильтра в составе цифровой следящей системы можно разбить на несколько этапов, отличающихся частотой опроса дискретного усредняющего устройства 1 (и следова- 20 тельно его'обнуления ) и степенью подключения элементов цифрового фильтра. ; Импульсы опроса 1)_опр частоты ί^ρποдаются только на элементы 2 и 3 И, т.е. цифровой фильтр оказывается вклю- 25 ценным в следящую систему по пропорциональному звену: выход дискретного усредняющего устройства 1 через элементы 2 и 3 И, элементы 18 и 19 ИЛИ и сумматор 20 воздействует на дискрет- 30 ный фазовращатель 23. На этом этапе устраняется рассогласование по отслеживаемому параметру между входным и опорным сигналами.

На,втором этапе опрос дискретного 35 усредняющего устройства 1 ведется с частотой {"орр импульсного опроса с выходов блока 22 управления, т.е. выходной сигнал поступает и в реверсивный счетчик 10 цифрового интегратора 8, при 40 этом Р£_пр £1опр и определяется максимально возможной величиной первой производной входного отслеживаемого параметра.

На этом этапе в реверсивный счетчик 10 цифрового интегратора 8 накапливается 45 информация о текущей величине первой производной входного отслеживаемого

’ ' параметра.

На третьем этапе опрос дискретного усредняющего устройства 1 ведется с частотой импульсами опроса с выходов блока 22 управления и на счетный вход преобразователя 12 кода в частоту цифрового интегратора 8 поступают им- $$ пульсы с выхода блока 22 управления, т.е. подключается в работу следящей

. системы цифровой интегратор 8, исподьзующий накопленную информаций на втором этапе с первой производной входного параметра, При этом ^н £^опр

и определяется максимально возможной величиной второй производной входного параметра. На этом этапе в реверсивном счетчике 10 цифрового интегратора 9 накапливается информация о текущей величине второй производной входного па раметра. На четвертом этапе опрос дис кретного усредняющего устройства 1 ведется с частотой Рдор импульсами опроса с выходов блока 22 управления и на счетный вход преобразователя 12 кода в частоту цифрового интегратора 9 также поступают импульсы с выхода блокр 22 управления, т.е. подключается цифровой интегратор 9, использующий накопленную на третьем этапе о второй производной входного параметра. При этом Гопр /оор и определяется максимально возможной величиной третьей производной входного параметра. Для данного цифрового фильтра 2-го порядка четвертый этап является этапом работы ЦСС в режиме слежения.

Таким образом, использование в цифровых следящих системах цифровых фильтров высокого порядка, параметры которого изменяются блоком управления в соответствии с режимом работы цифровой следящей системы, позволяет повысить помехоустойчивость ее в режиме слежения без увеличения времени установления и без уменьшения полосы захвата.

Claims

Формула изобретения

Цифровой фильтр, содержащий дискретное усредняющее устройство, сумматор, дискретный фазовращатель и цифровой интегратор, состоящий из реверсивного счетчика и преобразователя кода в частоту, отличающийся тем, что, с целью повышения помехоустойчивости, в него введены блок управления, дешифратор, элементы И, трехвходовые элементы ИЛИ и дополнительные цифровые интеграторы, причем в каждый цифровой интегратор введены блок взятия модуля числа, включенный между разрядными выходами реверсивного счетчика и управляющими входами преобразователя кода в частоту, делитель частоты и элементы И, первые, входы которых соединены с выходом делителя частоты, а вторые входы соединены с

7 762

другими входами блока взятия модуля 7

~ числа и подключены к выходам реверсивного счетчика, а в каждый дополнительный цифровой интегратор - двухвходовые элементы ИЛИ, подключенные,к знаковым входам реверсивного счетчика, при этом каждый знаковый вьгход дискретного усредняющего устройства соединен через последовательно соединенные элемент И и трехвходовой элемент ИЛИ

” с' соответствующим знаковым входом сумматора, через другой элемент И - с Соответствующим знаковым входом каждого цифрового интегратора, вторьте входы всех элементов И подключены к выхо- ι дам блока управления, другие выходы которого подключены ко входу обнуления дискретного усредняющего устройства, к счетному входу преобразователя кода в частоту и ко входу обнуления ревер- ; сивного счетчика каждого цифрового интегратора,выходы каждого предыдущего из которых

34 -8. ·

соединены со знаковыми входами предыдущего цифрового интегратора, а выход последнего цифрового интегратора - со вторыми входами трехвходовых элементов ИЛИ

5 третьи входы которых подключены к двум первым выходам дискретного фазовращателя, третий выход которого соединен со входом блока управления, первый вход с разрядными выходами сумматора, а остальные входы - с другими выходами сумматора. .