SU760123A1 - Интегратор 1 - Google Patents
Интегратор 1 Download PDFInfo
- Publication number
- SU760123A1 SU760123A1 SU782610714A SU2610714A SU760123A1 SU 760123 A1 SU760123 A1 SU 760123A1 SU 782610714 A SU782610714 A SU 782610714A SU 2610714 A SU2610714 A SU 2610714A SU 760123 A1 SU760123 A1 SU 760123A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- adder
- output
- amplifier
- memory block
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
Изобретение относится к дискретным системам управления, к измеритель· ной технике и предназначено для интегрирования дискретных 'сигналов.
Известны дискретные интеграторы, 5 реализующие интегрирование, например, по методам прямоугольника, трапеции Симпсона "1/3'' и "3/8" Уэддля, выполненные на сумматорах, усилителях и блоках памяти [1]. Ю
Существенный недостаток этих интеграторов заключается в малой точности при увеличении спектра частот входных сигналов.
Наиболее близким по технической 15 сущности к предложенному является интегратор^ содержащий первый [Сумматор/ первый вход которого череэ первый усилитель соединен с выходом ключа, вход которого является входом интег- 20 ратора, три блока памяти, соединенные последовательно, вход первого < блока памяти подключен к выходу первого сумматора, соединенному с первым . входом второго сумматора, второй 25 вход которого через второй усилитель подключен к выходу первого блока памяти, соединенному череэ третий усилитель со вторым входом первого сумматора, выход второго блока памяти 30
2
через четвертый усилитель подключен к (третьему входу второго сумматора [2].
Недостатком такого.интегратора является снижение точности интегрирования при дальнейшем повышении частоты Входных сигналов.
Цель предлагаемого изобретения повышение точности интегрирования.
Эта цель достигается тем, что в интегратор введены дополнительно блок памяти, усилители и два инвертора, причем дополнительный блок памяти включен между выходом третьего блока памяти и четвертым входом второго сумматора, выход третьего блока памяти Через первый дополнительный усилитель подключен к пятому входу второго . сумматора и через последовательно соединенные первый инвертор и второй дополнительный усилитель соединен с |третьим^входом первого сумматора, четверть® вход которого через второй инвертор подключен к выходу дополнительного блока памяти.
, (Интегратор имеет передаточную функцию’
Т 4 »26 ζ~^66ζ'2+26ζ~λ+ ζ'1 * * 4,
* 1 + Юг-·»
760123
На фиг. 1 представлена Функцио-" калькаясхема интегратора; на фиг. 2 сравнительные амплитудно-частотные характеристики различных интегратоРО». - - - = ......· *
Интегратор содержит ключ 1, усили- 5 тель 2 с коэффициентом усиления·^, первый сумматор 3 с четырьмя входами, последовательно соединенные блоки 4, 5, 6 памяти наТ с каждый, допол......нительный блок 7 памяти, инверторы' «п
8, 9, усилители 10, 11, 12, 13, 14 соответственно с коэффициентами усиления, равными 26, 66, 26, 10, 10, и второй сумматор 15 на пять входов.
Выход блока 6 памяти через инвертор 8, усилитель 13 соединен со входом сумматора 3 и через усилитель 12 со входом сумматора 15; выход сумматора 3 соединен со входом сумматора 15 " уерез четыре последовательно соединенные блоки 4-7 памяти, последний из 20 которых является дополнительным.
Работает устройство следующим образом.
Дискретный сигнал х (кТ) с ключа 1 через усилитель 2 поступает на сумма- 25 тор 3, где суммируется с задержанными, в блоках 4-7 памяти, усиленными в~ усилителях 13, 14 и инвертированными в инверторах 8, 9 выходными сигналами блоков памяти. Результирующий сиг- зд нал с сумматора 3 непосредственно и Через те же последовательно соединенные блоки памяти поступает на второй, сумматор 15, где происходи4!· их сложение с сигналами усилителей 10, 11, 35
12, на входы которых соответственно поступают сигналы/с блоков 4, 5, б памяти. Выходной сигнал х (кТ) в виде интеграла от входного сигнала х(кТ) снимается с сумматора 15. О точности дд интегратора мбжно судить по близости его частотной характеристики к характеристике идеального интегратора. ,
По передаточной функции определена частотная характеристика интегратора
ι ίω*τ «Т соэ2соэТ+13со561Т4 16 ωΤ)/2.=θ 5<ηωΤ(οο5ωΤ+5)
На фиг. 2 представлены амплитудные характеристики (АЧХ) известных и предлагаемого интеграторов. Йз графиков видно, что АЧХ предлагаемого интегратора ближе всех и в большем диапазоне __ частот расположена к АЧХ идеального 55 интегратора и, следовательно, его точность выше остальных дискретных интеграторов.
Например, при псевдочастоте ωΤ =
=-^ относительные погрешности'дискретных интеграторов имеют следующие значения: интегратор-прототип - 2%, 'Предлагаемый интегратор - 0,531%.
Из этих данных видно, что предлагаемый интегратор значительно точнее известных, а по сравнению с прототипом почти в четыре раза. Одновременно существенно расширен диапазон частот, в котором обеспечивается высокая точность интегрирования.
Claims (1)
- Формула изобретенияИнтегратор,, содержащий первый сумматор, первый вход которого через первый· усилитель соединен с выходом ключа, вход которого является входом интегратора, три блока памяти, соединенные последовательно, вход первого блока памяти подключен к выходу первого сумматора, соединенному с первым-входом второго сумматора, второй вход которого через второй усилитель подключен кавыходу первого блока памяти, соединенному через третий усилитель со вторым входом первого сумматора, . выход второго блока памяти через четвертый усилитель подключен к третьему входу второго сумматора, отличающийся тем, что, с целью повышения точности интегрирования, в него введены дополнительный блок памя'ти, дополнительные усилители и два /инвертора’,· причем дополнительный блок памяти включен между выходом третьего блока памяти и четвертым входом второго сумматора, выход третьего блока памяти через первый дополнительный усилитель подключен к пятому входу второго сумматора и через последовательно соединенные . (первый инвертор и второй дополнительный усилитель соединен с третьим входом первого сумматора, четвертый вход которого через второй инвертор подключен К выходу дополнительного блока памяти.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782610714A SU760123A1 (ru) | 1978-05-04 | 1978-05-04 | Интегратор 1 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782610714A SU760123A1 (ru) | 1978-05-04 | 1978-05-04 | Интегратор 1 |
Publications (1)
Publication Number | Publication Date |
---|---|
SU760123A1 true SU760123A1 (ru) | 1980-08-30 |
Family
ID=20762486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782610714A SU760123A1 (ru) | 1978-05-04 | 1978-05-04 | Интегратор 1 |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU760123A1 (ru) |
-
1978
- 1978-05-04 SU SU782610714A patent/SU760123A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06188838A (ja) | サンプリングレートコンバータ | |
KR890006069A (ko) | 이중 브랜치 수신기 | |
SU760123A1 (ru) | Интегратор 1 | |
Jackson | Limit cycles in state-space structures for digital filters | |
SU798884A1 (ru) | Интегратор | |
RU2710990C1 (ru) | Цифровой интегратор | |
JPS5595816A (en) | Measurement value processor for engine control sensor | |
US4093820A (en) | Electronic echo generation equipment | |
US7584238B2 (en) | Analog circuit system for generating elliptic functions | |
SU696485A1 (ru) | Дискретный интегратор | |
SU913412A1 (ru) | Устройство дл формы определения коэффициента случайного сигнала1 | |
SU987580A1 (ru) | Устройство дл идентификации параметров объекта | |
SU617849A1 (ru) | Устройство дл приема и регистрации низкочастотных сигналов | |
SU702852A1 (ru) | Акустический параметрический приемник | |
SU1166275A2 (ru) | Регул ризованный фильтр Калмана | |
SU646414A1 (ru) | Усилитель фазовых изменений | |
SU487441A1 (ru) | Усилитель | |
SU664276A1 (ru) | Активный фазовый контур | |
SU780175A1 (ru) | Умножитель частоты импульсов | |
SU1179371A1 (ru) | Устройство дл измерени функций распределени мгновенной частоты случайных процессов | |
SU1107266A1 (ru) | Формирователь частотно-модулированных сигналов | |
SU696590A1 (ru) | Мостовой усилитель | |
GB1478385A (en) | Finite memory filter | |
SU1084994A2 (ru) | Устройство дл подавлени паразитной фазовой модул ции | |
SU498747A1 (ru) | Устройство дл приема сигналов двойной частотной телеграфии |