SU754703A1

SU754703A1 - Buzzer signal analyzer

Info

Publication number: SU754703A1
Application number: SU782638821A
Authority: SU
Inventors: Vadim Yu Tolubeev; Irina B Blokh
Original assignee: Vadim Yu Tolubeev; Irina B Blokh
Priority date: 1978-06-05
Filing date: 1978-06-05
Publication date: 1980-08-07

Description

Изобретение относится к технике телефонной связи и предназначено для приема зуммерных сигналов АТС и АМТС, контрольно-вызывных устройств, преобразования зуммерных сигналов в сигналы постоянного тока, пригодные для управления коммута- 5 ционным оборудованием.The invention relates to a telephone communication technique and is intended to receive the buzzer signals of PBX and automatic telephone stations, call devices, convert the buzzer signals into DC signals suitable for controlling switching equipment.

Известен анализатор зуммерных сигналов, содержащий частотный дискриминатор, первый выход которого подключен к первым входам блока анализа сигналов «готово» и первого счетчика импульсов, второй выход ¹⁰частотного дискриминатора подключен к первому входу второго счетчика импульсов, выходы первого и второго счетчиков импульсов подключены ко входам дешифратора, а также формирователь сигнала сброса [1]. ₁₅ Known analyzer buzzer signals containing frequency discriminator, the first output of which is connected to the first inputs of the signal analysis unit "ready" and the first pulse counter, the second output ^{10 of the} frequency discriminator connected to the first input of the second pulse counter, the outputs of the first and second pulse counters are connected to the decoder inputs , and also the shaper of the reset signal [1]. ₁₅

Однако точность анализа в таком устройстве недостаточна.However, the accuracy of the analysis in such a device is insufficient.

Цель изобретения — повышение точности анализа.The purpose of the invention is to improve the accuracy of the analysis.

Цель достигается тем, что в анализатор зуммерных сигналов, содержащий частотный дискриминатор, первый выход которого подключен к первым входам блока анализа сигнала «готово» и первого счетчика импульсов, второй выход частотного дискри2The goal is achieved by the fact that a buzzer signal analyzer containing a frequency discriminator, the first output of which is connected to the first inputs of the signal analysis unit “ready” and the first pulse counter, the second output frequency 2

минатора подключен к первому входу второго счетчика импульсов, выходы первого и второго счетчиков импульсов подключены ко входам дешифратора, а также формирователь сигнала сброса, введены блоки памяти, счетчик паузы и блок выдержки времени, при этом третий выход частотного дискриминатора подключен к первому входу первого блока памяти, выход которого через блок выдержки времени подключен к первому входу второго блока памяти, выходы которого являются выходами сигналов «занято», «ожидание», «тиккер», «контроль посылки вызова» и «готово», четвертый выход частотного дискриминатора через счетчик пауз подключен к первому входу формирователя сигнала сброса, первый выход которого подключен ко вторым входам счетчиков импульсов и первого блока памяти, третьи входы которых объединены со вторым входом второго блока памяти и соединены со вторым выходом формирователя сигнала 20 сброса, выход дешифратора подключен ко второму входу блока анализа сигнала «готово», выход которого подключен к третьему входу второго блока памяти, выход которого подключен ко второму входу формирователяthe minator is connected to the first input of the second pulse counter, the outputs of the first and second pulse counters are connected to the decoder inputs, as well as the reset signal shaper, memory blocks, pause counter and time delay block are entered, the third output of the frequency discriminator is connected to the first input of the first memory block The output of which is connected via the time delay unit to the first input of the second memory unit, the outputs of which are the outputs of busy, waiting, ticker, call control and ready signals, the fourth output of the frequency discriminator is connected to the first input of the reset signal shaper counter, the first output of which is connected to the second inputs of the pulse counters and the first memory block, the third inputs of which are combined with the second input of the second memory block and connected to the second output of the reset shaper 20, output the decoder is connected to the second input of the signal analysis unit “ready”, the output of which is connected to the third input of the second memory block, the output of which is connected to the second input of the driver

33

754703754703

4four

сигнала сброса, причем другие выходы дешифратора подключены к четвертым входам второго блока памяти.the reset signal, and the other outputs of the decoder are connected to the fourth inputs of the second memory block.

На чертеже показана структурная электрическая схема анализатора зуммерных сигналов.The drawing shows a structural electrical circuit analyzer buzzer signals.

Описываемый анализатор содержит частотный дискриминатор 1, к первому выходу которого подключен первый счетчик 2 импульсов, и блок 3 анализа сигнала «готово», а к второму выходу — второй счетчик 4 импульсов.The analyzer described contains a frequency discriminator 1, the first output of which is connected to the first counter of 2 pulses, and the signal analysis block 3 is “ready”, and to the second output is the second counter of 4 pulses.

Выходы счетчиков через дешифратор 5 подключены к второму блоку; памяти 6, выходы которого являются выходами зуммерных сигналов «ожидание», «тиккер», «занято», «контроль посылки вызова» (КПВ) и «готово».The outputs of the counters through the decoder 5 are connected to the second unit; memory 6, the outputs of which are the outputs of the buzzer "wait", "ticker", "busy", "call control" (CPV) and "ready".

Выход блока 3 анализа сигнала «готово» также подключен ко второму блоку 6 памяти, а второй вход его соединен с дешифратором 5.The output of the signal analysis unit 3 “ready” is also connected to the second memory unit 6, and its second input is connected to the decoder 5.

Третий выход частотного дикриминатора 1 через первый блок 7 памяти и блок 8 выдержки времени подключен к входу считывания второго блока 6 памяти, а четвертый выход частотного дискриминатора 1 через счетчик 9 паузы подключен к формирователю 10 сигнала сброса, второй вход которого подключен к выходу второго блока 6 памяти.The third output of the frequency diclinator 1 is through the first memory block 7 and the time delay block 8 is connected to the read input of the second memory block 6, and the fourth output of the frequency discriminator 1 is connected to the reset signal generator 10 via the counter 9 pause, the second input of which is connected to the output of the second block 6 of memory.

Один из выходов формирователя 10 сигнала сброса подключен к цепям сброса счетчиков 2 и 4 и первого блока 7 памяти, а второй выход формирователя 10 сигнала сброса, кроме перечисленных блоков, подключен также к цепям сброса второго блока 6 памяти.One of the outputs of the reset signal shaper 10 is connected to the reset circuits of counters 2 and 4 and the first memory block 7, and the second output of the reset shaper 10, besides the blocks listed, is also connected to the reset circuits of the second memory block 6.

Анализатор зуммерных .сигналов работает следующим образом.The analyzer buzzer. Signals works as follows.

При поступлении на вход частотного дискриминатора 1 зуммерных сигналов «занято» или «КПВ», передаваемых током частоты Г ί, или сигналов «ожидание», «тиккер», передаваемых током с частотой Г₂, фронтом первого импульса запускается первый блок 7 памяти и блок 8 выдержки времени.When the frequency discriminator 1 receives the buzzer signals "busy" or "KPV" transmitted by the current frequency G ί, or the signals "waiting", "ticker" transmitted by current with frequency G ₂ , the front of the first pulse, the first block 7 of memory and the block 8 time delay.

Одновременно с частотного дискриминатора 1 в случае, если приходящие сигналы имеют частоту {ι, то на вход первого счетчика 2, а если приходящие сигналы имеют частоту Га, то на вход второго счетчика 4, начинают поступать видеоимпульсы огибающих сигналов, каждый спад которых фиксируется счетчиком.Simultaneously from the frequency discriminator 1, if the incoming signals have a frequency {ι, then the input of the first counter 2, and if the incoming signals have a frequency Ha, then the video impulses of the envelope signals, each decay of which is recorded by the counter, start to enter the second counter 4.

По истечении определенного промежутка времени с выхода блока 8 выдержки времени поступает сигнал разрешения на считывание информации во второй блок 6 памяти, входы которого через дешифратор 5 соединены с выходами счетчиков 2 и 4.After a certain period of time from the output of the block 8 of the time delay, a permission signal is received for reading information into the second memory block 6, the inputs of which are connected to the outputs of counters 2 and 4 through the decoder 5.

Поэтому, в соответствии с поступающим сигналом, а следовательно, и в соответствии с состоянием счетчиков, на одном из выходов блока 6 памяти появляется сигнал постоянного тока. При этом все другие информационные выходы блока 6 памяти блокируются и одновременно подается сигнал в формирователь 10 сигнала сброса. С выхода формирователя 10 сигнала сброса к счетчикам 2 и 4 и первому блоку 7 памяти передается сигнал, приводящий эти. блоки в исходное состояние.Therefore, in accordance with the incoming signal, and consequently, in accordance with the state of the counters, a DC signal appears at one of the outputs of the memory block 6. In this case, all other information outputs of the memory block 6 are blocked and at the same time a signal is sent to the reset signal generator 10. From the output of the driver 10 of the reset signal to the counters 2 and 4 and the first block 7 of the memory signal is transmitted, leading to these. blocks in the original state.

Если на вход анализатора продолжает поступать тот же зуммерный сигнал, то все процессы повторяются в той же последовательности и состояние выходов второго блока памяти 6 не изменяется.If the same buzzer signal continues to be input to the analyzer, then all processes are repeated in the same sequence and the state of the outputs of the second memory block 6 does not change.

Если же сигнал на входе анализатора изменится, то в этом рлучае изменится и состояние выходов счетчика 2 или 4 и тогда в момент поступления разрешающего сигнала с блока 8 выдержки времени исчезнет сигнал, ранее транслировавшийся с одного из выходов, и появится сигнал на другом выходе второго блока 6 памяти. Все другие выходы блока 6 памяти при этом блокируются и одновременно передается сигнал в формирователь 10 сигнала сброеа и т. д.If the signal at the analyzer's input changes, then the output state of counter 2 or 4 will also change in this direction, and then at the moment the resolution signal arrives from time delay 8, the signal previously broadcast from one of the outputs disappears and a signal appears at the other output of the second block 6 memory. All other outputs of memory block 6 are blocked and at the same time the signal is transmitted to the signal conditioner 10, which is cleared and so on.

Если сигнал на входе анализатора прекратился, то в этом случае запускается счетчик 9 паузы, выход которого подключен к другому входу формирователя 10 сигнала сброса.If the signal at the analyzer's input has stopped, then in this case, pause counter 9 is started, the output of which is connected to another input of the reset signal generator 10.

Сформированный формирователем 10 сигнал сброса со второго выхода поступает одновременно на счетчик 2 и 4, первый 7 и второй 6 блоки памяти. При этом все перечисленные блоки приходят в исходное состояние.Formed by the shaper 10, the reset signal from the second output simultaneously enters the counter 2 and 4, the first 7 and the second 6 blocks of memory. In this case, all the listed blocks come to their original state.

Формирователь 10 сигнала сброса устроен так, что сигналы сброса формируются дифференцированно в зависимости от длительности пауз принимаемого сигнала. Например, для сигнала «занято», длительности посылок и пауз которого равны 0,3 с, сигнал сброса будет сформирован через 0,4 с, а для сигнала «тиккер», длительности посылок и пауз которого составляют по 0,6 с — через 0,7 с и т. д.The shaper 10 of the reset signal is arranged so that the reset signals are formed differentially depending on the duration of the pauses of the received signal. For example, for a busy signal, the duration of the parcels and pauses of which is 0.3 s, the reset signal will be formed after 0.4 s, and for the ticker signal, the duration of the parcels and pauses of 0.6 s each — 0 , 7 seconds, etc.

Прием сигнала «готово» происходит следующим образом.Reception of the signal "done" is as follows.

С выхода частотного дискриминатора 1 огибающая сигнала «готово» поступает на вход блока 3 анализа сигнала «готово» и одновременно на вход счетчика 2. Ввиду того, что сигнал «готово» непрерывный, счетчик 4 остается в исходном состоянии (так как он считает только спады поступающих импульсов). Поэтому с дешифратора 5 на второй вход блока 3 анализа сигнала «готово» поступает сигнал о том, что счетчик не содержит информации и с выхода блока 3 сигнал передается во второй блок памяти 6.From the output of the frequency discriminator 1, the envelope signal “ready” is fed to the input of the signal analysis unit 3 “ready” and simultaneously to the input of counter 2. In view of the fact that the signal is “ready” continuous, counter 4 remains in its original state (since it counts only the decays incoming pulses). Therefore, from the decoder 5 to the second input of the signal analysis unit 3 “ready” a signal is received that the counter contains no information and from the output of the unit 3 the signal is transmitted to the second memory unit 6.

Как только с выхода блока,8 выдержки времени поступит сигнал ^разрешения, на пятом выходе блока бпоявится сигнал.As soon as the output of the block, an 8-time delay signal is received ^ resolution, a signal will appear at the fifth output of the block.

Если же к этому времени счетчик 2 не будет в исходном состоянии, то на выход блока 6 сигнал «готово» транслироватьсяIf by this time counter 2 is not in the initial state, then the signal of the output of block 6 is “ready” to be transmitted.

75((70375 ((703

не будет, так как любые другие состояния счетчика 2 (кроме исходного) соответствуют другим сигналам.will not be, since any other states of counter 2 (except the initial one) correspond to other signals.

Claims

Claim

A buzzer analyzer containing a frequency discriminator, the first output of which is connected to the first inputs ₁₀ of the signal analysis unit “ready” and the first pulse counter, the second output of the frequency discriminator is connected to the first input of the second pulse counter, the outputs of the first and second pulse counters are connected to the decoder inputs, As well as 15 reset signal shaper, characterized in that, in order to improve the accuracy of the analysis, memory blocks, a pause counter and a time delay block are introduced, with the third output frequency o the discriminator is connected to the first input of the first memory block, the output of which through the time delay block is connected to the first input of the second memory block whose outputs are the outputs of busy, waiting, ticker, call control and ready signals The fourth output of the frequency discriminator is connected via a pause counter to the first input of the reset signal generator, the first output of which is connected to the second inputs of the pulse counters and the first memory block, the third inputs of which are combined with the second input of the second block memory and connected to the second output of the reset signal shaper, the output of the decoder is connected to the second input of the signal analysis unit “ready”, the output of which is connected to the third input of the second memory block, the output of which is connected to the second input of the reset signal generator, and other outputs of the decoder are connected to the fourth inputs of the second memory block.