SU752809A1 - Резервированный делитель частоты - Google Patents

Description

(54) РЕЗЕРВИРОВАННЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ

Изобретение относитс  к электронным цифровым системам с резервировани ем и может быть использовано в качестве хранител  времени в сочетании с высокостабильным генератором. По основному авт.св. № 499672 известен резервированный делитель частоты , содержащий два канала делени , каждый из которых состоит из делител  частоты, схемы контрол  и элемента пам ти, причем входы элемента пам ти каждого канала подключены к выходам схемы контрол , а выход - ко входусхемы контрол  и входу установ ки делител  частоты,, выход которого соединен со входом элемента пам ти другого канала делени . Схема контрол  включает в себ  контрольный делитель частоты и выходную логическую 1 . Дп  эффективности контрол  исправ ности делител  частоты, вход щего в .состав контрол , делают взаимно прос по отношению к коэффициенту деле ни  основного делител  частоты. При этом, если оба делител  перед началом , работы устанавливаютс  в нулевое состо ние, то при по влении на выходе основного делител  частоты выходного импульса на контрольном делителе зафиксируетс  состо ние, завис щее от соотношени  коэффициентов делени  основного и контрольного делителей частоты. С помощью выходной схемы контрольного делител  частоты импульсов с основного делител .частоты спрашиваетс  это состо ние и формируетс  сигнал, свидетельствующий об исправной работе канала. Дл  того, чтобы на следующем цикле делени , т.е. при по влении следующего импульса с выхода основного делител  частоты, было зафиксировано то же состо ние, необходимо, чтрбы следующий цикл делени  начиналс  снова при нулевых состо ни х основного и контрольного делителей частоты. Следовательно , за один период частоты вход входного сигнала по импульсу с выхода основного делител  частоты необходимо осуществл ть и опрос состо ни  контрольного делител  частоты, и сброс его в исходное состо ние. Это накладывает ограничение сверху на частоту входного сигнала при заданном быстродействии элементной базы и требует построени  сложных схем сброса контрольных делителей частоты, включающих в себ  дифференцирующие

цепи, элементы задержки и логические схекы,

Цель изобретени  - повышение быстродействи ,

Цель достигаетс  тем, что в резервированном делителе частоты, содержащем два канала делени , каждый из которых состоит из делител  частоты, схемр контрол  и элемента пам ти, в каждый канал делени  введен элемент запрета, первый вход которого подключен к входной шине, второй вход к выходу делител  частоты, а выход ко входу схемы контрол .

На чертеже представлена структурна  схема резервированного делител  частоты.

Делитель состоит из делителей 1 и 2 частоты, схем 3 и 4 контрол , элементов 5 к б пам ти, элементов 7 и 8 запрета, контрольных делителей 9 и 10 частоты, выходных схем 11 и 12, элементов 13 и 14 задержки.

Входна  последовательность импульсов поступает на входы делителей 1 и 2 частоты и через элементы 7 и 8 запрета на входы контрольных делителей 9 и 10 частоты и схем 3 и 4 контрол  Выходы делителей 1 и 2 частоты соединены соответственно с входами выходных схем 11 и 12, схем 3 и 4 кони 8 э

трол  и входами элементов

прет.а своего канала делени  и с. входами элементов 5 и б пам ти другого канала делени . Выхо.цы контрольных делителей 9 и 10 соединены соответственно со зхс.цами выходных схем 11 и 12 и элементов 13 и 14 задержки, выходы схем 11 и 12 соединены со входами элеь.ексов 5 и б пам ти ка кдого канала через элементы 13 и 14 задержки . Выходы элементов 5 и б пам ти соединены соответственно со вход;ами делителей 1 и 2 частоты и элемеТ Чон 3 и 4 контрол ,

Резервированный делитель частоты работает следующим образом.

Поскольку оба канала работают аналогично , рассмотрим работу одного какала . Входна  последователькрсть импульсов поступает па вход делител  1.частоты и через элемент 7 запрата на вход контрольного делител  9„ Км Пульс с выхода делител  1 частоть7 поступает на вход выходной схемы 11 и вход элемента 7 запрета. На другие ВХОДЫ выходной схемы 11 поступают с разр дов контрольного дзлител  9, Если на момент прихода импульса с выхода делител  1 частоты выходна  cxBiMa i 1 фиксирует требуемое , состо ние контрольного делител  9 частоты, равное остатку от делени  основного дапител  на коэффициент .делени  контро1;ьного делител ,.то на выходе выходной cxsMta 11 вырабатываютс  сигналы, подтверух:даювдие состо ние элемента 5 пам ти.

соответствую11№ е исправной работе данного канала делени . Элемент 7 запрета при поступлении импульса с выхода делител  1 частоты запрещает поступление импульсов входного сигнала на вход контрольного делител  9 частоты. Число запрещенных импульсов соответствует состо нию контрольного делител  9, фиксируемому при исправной работе. Запрет такого числа импульсов эквивалентен установке контрольного делител  9 частоты в исходное состо ние. Следующий цикл делени  протекает аналогично. Если на момент прихода импульса с выхода делител  1 частоты на вход схемы 11 фиксируетс  состо ние контрольного делител  9, отличное от требуемого, то на выходе выходной схемы 11 по вл ютс  сигналы, устанавливающие элемент 5 пам ти в состо ние, соответствующее неисправной работе данного канала. При этом сигнал с выхода элемента 5 пам ти устанавливает делитель 1 частоты и контрольный делитель 9 частоты в исходное состо ние и .держит их в этом состо нии (делители останавливаютс ). Если второй канал исправен,.то сигнал с выхода делител  2 частоты устанавливает элемент 5 пам ти в состо ние, соответств оощее исправному состо нию своего канала, сигнал на выходе элемента 5 исчезает и первый канал делени  начинает работг1ть синфазко со вторыг. При сбое второго канала процесс Koppeicirv-iH протекает аналогично.

П р и м е р. Пусть коэффициенты делени  основного и контрольного делителей 1 и 5 частоты равны, соответственно , 1000000 и 13, В этом случае состо ние, фиксируемое в контрольном делителе 9 частоты, равно . Оно вычисл етс  как остаток от делени  коэффициента делени  основного делител  1 частоты на коэффициент делени  контрольного делител  9 частоты. Следовательно схема 7 запрета должна осуществл ть запрет орпого иь;пул)Са при подаче сигнала с выхода .де.лите.;1Я 1 частоты 7„ В этом случае с.хема запрета реализуетс  с ;-;спользо анием одного О К-триггера . На вход ti-триг гера подаетс  биг- нал с выхода оснозного делител , на вход К - .входной сигнал. С инверсного выхода триггера снимаетс  сигнал запрета, который поступает на входы - и К первого триггера контрольного делител . Така  схема обеспечивает заир.эт одного импульса входного сигнала при по влении ..импульса на вхо .це осноЕНого делителЯе Введение схе0 мы-запрета позвол ет исключить операцию сбр.оса контрольных делителей частоты в каждом .цикле делени , что позвол ет повысить быстродействие устройства иИСКЛЮЧИТЬ схемы сброса 5 контрольных делителей. .

Claims (1)

1. Формула изобретения

   Резервированный делитель частоты по авт. св, Ю 499672, отличающий с я тем, что, с целью повышения быстродействия, в каждый канал деления введен элемент запрета, первый вход которого подключен к входной шине, второй вход - к выходу делителя частоты, а выход - ко входу схемы контроля.